



xx(93338.1)



**CINVESTAV**  
Centro de Investigación y de Estudios Avanzados del IPN  
Unidad Guadalajara

---

**Obtención de un modelo SPICE para SCR  
a partir de la simulación del proceso de  
fabricación**



Tesis que presenta  
**Roberto Trinidad de Alba Álvarez**

Para obtener el grado de  
**Maestro en Ciencias**

En la especialidad de  
**Ingeniería Eléctrica**

**CINVESTAV I.P.N.**  
SECCION DE INFORMACION  
Y DOCUMENTACION

Guadalajara, Jal., Febrero de 2001

CLASIF. \_\_\_\_\_  
ADQUIS. Tesis-2001  
FECHA: 19-Sep-01  
PROCED. serv. bibliotecarios  
\$ \_\_\_\_\_

***Obtención de un modelo de SPICE para SCR a  
partir de la simulación del proceso de  
fabricación***

**Tesis de Maestría en Ciencias  
Ingeniería Eléctrica**

Por:

**Roberto Trinidad de Alba Álvarez**

Ingeniero en Instrumentación y Control  
Universidad Autónoma de Guadalajara, 1994-1998

Becario del CONACyT, expediente no. 129126

Directores de Tesis

**Dr. Juan Martín Santana Corte  
Dr. Juan Luis del Valle Padilla**

**Cinvestav del IPN Unidad Guadalajara, Febrero de 2001.**

# **DEDICATORIA**

---

**A mis padres Ing. Roberto de Alba Flores y  
C.D. Ana Ma. Alvarez de de Alba, que me dieron la vida y están siempre  
a mi lado, les debo todo a ustedes y a Dios.**

**A mi abuelita Profra. Edelmira Estrada Martínez  
por todo el amor y apoyo recibido.**

**A Ricardo Octavio de Alba Alvarez por todo el tiempo que hemos  
compartido y el apoyo incondicional que solo un hermano puede dar.**

# **AGRADECIMIENTOS**

---

**A mis asesores: Dr. Juan Martín Santana Corte y Dr. Juan Luis del Valle Padilla, por la guía y los conocimientos brindados que hicieron posible la realización de esta tesis.**

**A mis revisores y sinodales de tesis: Dr. Federico Sandoval Ibarra, Dr. Antonio Cerdeira Altuzarra y Dr. Juan Manuel Ramírez Arredondo, por el tiempo dedicado a la revisión de este trabajo y por sus valiosos comentarios.**

**A los profesores del CINVESTAV en especial a la Dra. Magali Estrada del Cueto.**

**A mis compañeros y amigos por compartir las experiencias vividas en esta etapa.**

**Al Consejo Nacional de Ciencia y Tecnología CONACyT y al CINVESTAV Unidad Guadalajara por todo el apoyo brindado.**

# TABLA DE CONTENIDO

---

<b>TABLA DE CONTENIDO</b>	<i>i</i>
<b>ÍNDICE DE FIGURAS</b>	<i>vi</i>
<b>ÍNDICE DE TABLAS</b>	<i>ix</i>
<b>RESUMEN</b>	<i>x</i>

## **CAPÍTULO I INTRODUCCIÓN**

<b>1.1 IMPORTANCIA DE LAS HERRAMIENTAS DE SIMULACIÓN EN EL DISEÑO DE DISPOSITIVOS SEMICONDUCTORES Y SISTEMAS ELECTRÓNICOS</b>	<b>1</b>
<b>1.2 JUSTIFICACIÓN DE LA TESIS</b>	<b>2</b>
1.2.1 El simulador ISE	<b>3</b>
1.2.2 El simulador SPICE	<b>4</b>
1.2.3 El tiristor y la electrónica de potencia	<b>5</b>
<b>1.3 ALCANCES Y OBJETIVOS DE LA TESIS</b>	<b>5</b>
<b>1.4 METODOLOGÍA DE LA INVESTIGACIÓN</b>	<b>5</b>
<b>1.5 FUNCIONAMIENTO DEL SCR (ENFOQUE FUNCIONAL)</b>	<b>6</b>
1.5.1 Modo de bloqueo en reversa	<b>6</b>
1.5.2 Modo de bloqueo en directa	<b>7</b>
1.5.3 Modo de conducción	<b>7</b>
1.5.4 Otros efectos	<b>7</b>
<b>1.6 REFERENCIAS</b>	<b>8</b>

## **CAPÍTULO II RESUMEN DE LA FÍSICA DEL SCR**

<b>2.1 MODO DE BLOQUEO EN POLARIZACIÓN REVERSA</b>	<b>9</b>
<b>2.2 MODO DE BLOQUEO EN POLARIZACIÓN DIRECTA</b>	<b>11</b>
2.2.1 Mecanismos de incremento de alfa	<b>13</b>

<b>2.3</b>	<b>MODO DE CONDUCCIÓN EN POLARIZACIÓN DIRECTA</b>	<b>15</b>
<b>2.4</b>	<b>CORRIENTE DE SOSTENIMIENTO</b>	<b>17</b>
<b>2.5</b>	<b>EL PROCESO DE ENCENDIDO</b>	<b>18</b>
<b>2.6</b>	<b>EL EFECTO DE <math>di/dt</math></b>	<b>21</b>
2.6.1	Mejoramiento de $di/dt$	22
<b>2.7</b>	<b>EL EFECTO DE <math>dv/dt</math></b>	<b>23</b>
2.7.1	Mejoramiento de $dv/dt$	24
<b>2.8</b>	<b>RECUPERACIÓN EN REVERSA</b>	<b>24</b>
2.8.1	Mejoramiento del tiempo de recuperación	25
<b>2.9</b>	<b>REFERENCIAS</b>	<b>26</b>

## **CAPÍTULO III MODELOS SPICE PARA EL SCR**

<b>3.1</b>	<b>EL CIRCUITO DE TRANSISTORES COMPLEMENTARIOS</b>	<b>27</b>
<b>3.2</b>	<b>MODELOS SPICE PARA SCR</b>	<b>31</b>
3.2.1	Modelo de transistores complementarios con elementos adicionales	32
3.2.2	Modelo basado en comportamiento simple	33
3.2.3	Modelo de comportamiento de PSPICE	36
3.2.4	Modelo basado en el par de transistores complementarios basado en la física del semiconductor (modelo de Hu-Ki)	38
<b>3.3</b>	<b>IMPORTANCIA DE LA SIMULACIÓN DE LOS PARÁMETROS DE DESEMPEÑO DEL SCR</b>	<b>43</b>
3.3.2	Voltaje de ruptura	43
3.3.2	El efecto $dv/dt$	44
3.3.3	El efecto $di/dt$	44
3.3.4	Corriente de disparo $I_{gt}$	44
3.3.5	Corriente de sostenimiento $I_H$	46
3.3.6	Tiempo de encendido $t_{ON}$ y tiempo de apagado $t_{OFF}$	46
3.3.7	Protección a fallas	46
<b>3.4</b>	<b>RESULTADOS DE LAS SIMULACIONES SOBRE LOS MODELOS ENCONTRADOS</b>	<b>46</b>
3.4.1	Obtención del modelo para el 2N5063 según el método de Hu-Ki	47
3.4.2	Simulación de los voltajes de ruptura en polarización directa y reversa	48
3.4.3	Simulación de la corriente de encendido $I_{gt}$	50
3.4.4	Simulación de la corriente de sostenimiento $I_H$	52
3.4.5	Simulación del tiempo de encendido y apagado	54
3.4.6	Resumen de los resultados obtenidos en las simulaciones realizadas a los distintos modelos	57
<b>3.5</b>	<b>REFERENCIAS</b>	<b>58</b>

## **CAPÍTULO IV SIMULACIÓN DEL PROCESO DE MANUFACTURA Y PRUEBAS ELÉCTRICAS PARA EL MCR100-8 EN ISE**

<b>4.1</b>	<b>EL PROBLEMA DE LA DETERMINACIÓN DE LAS ALFAS</b>	<b>59</b>
4.1.1	Alfas en el modelo de Hu-Ki	60
4.1.2	Alfas en el modelo de dos transistores con elementos adicionales	60
<b>4.2</b>	<b>ANÁLISIS DE LOS TRANSISTORES EN EL SIMULADOR ISE</b>	<b>60</b>
4.2.1	Simulación de procesos de manufactura en ISE	61
4.2.2	Simulación de la fabricación de los transistores individualmente	65
<b>4.3</b>	<b>SIMPLIFICACIÓN DE LA ESTRUCTURA POR MEDIO DEL PROGRAMA MDRAW CON FINES DE SIMULACIÓN ELÉCTRICA</b>	<b>69</b>
<b>4.4</b>	<b>PRUEBAS ELÉCTRICAS POR MEDIO DEL SIMULADOR DESSIS</b>	<b>76</b>
4.4.1	Instrucciones para realizar una familia de simulaciones dentro de ISE	76
4.4.2	Simulación eléctrica y resultado de las alfas	79
<b>4.5</b>	<b>REFERENCIAS</b>	<b>82</b>

## **CAPÍTULO V MODELO PROPUESTO A PARTIR DE LOS RESULTADOS DE ISE**

<b>5.1</b>	<b>PROBLEMAS ENCONTRADOS EN EL MODELO DE HU-KI</b>	<b>83</b>
<b>5.2</b>	<b>USO DE LOS RESULTADOS DE LA SIMULACIÓN ELÉCTRICA PARA EL MODELO DE SPICE</b>	<b>85</b>
5.2.1	Obtención de la corriente de saturación <i>IS</i>	85
5.2.2	Obtención de los voltajes de Early	88
5.2.3	Obtención de las alfas	90
<b>5.3</b>	<b>MODELO PROPUESTO Y PRUEBA DE SUS CARACTERÍSTICAS</b>	<b>90</b>
5.3.1	Simulación del voltaje de ruptura	91
5.3.2	Simulación de la corriente y voltaje de encendido	92
5.3.3	Simulación de la corriente de sostenimiento	93
5.3.4	Simulación del control de fase de una señal senoidal con disparo de compuerta	94
<b>5.4</b>	<b>REFERENCIAS</b>	<b>95</b>

## **CAPÍTULO VI CONCLUSIONES E INVESTIGACIÓN A FUTURO**

<b>6.1</b>	<b>CONCLUSIONES</b>	<b>96</b>
6.1.1	Conclusiones acerca del uso de herramientas de simulación	96
6.1.2	Conclusiones acerca del simulador SPICE para el diseño de sistemas electrónicos	96
6.1.3	Conclusiones acerca de los programas de ISE	97
6.1.4	Conclusiones acerca de los modelos en SPICE para tiristores	97
<b>6.2</b>	<b>APORTACIONES</b>	<b>98</b>
<b>6.3</b>	<b>PROPUESTAS DE INVESTIGACIONES A FUTURO</b>	<b>99</b>

### **APÉNDICE A**

<b>A.1</b>	<b>ARCHIVO DE ENTRADA EN SPICE PARA LA SIMULACIÓN DEL CIRCUITO 3.1 b)</b>	<b>100</b>
<b>A.2</b>	<b>MODELO DE TECCOR/INTUSOFT PARA EL 2N5063</b>	<b>100</b>
<b>A.3</b>	<b>HOJAS DE DATOS DE TECCOR PARA SCR DE GATILLO SENSIBLE</b>	<b>101</b>
<b>A.4</b>	<b>MODELO BASADO EN UN DIODO Y UN INTERRUPTOR</b>	<b>114</b>
<b>A.5</b>	<b>LISTADO DEL MODELO DE PSPICE DE ORCAD</b>	<b>114</b>
<b>A.6</b>	<b>ARCHIVOS DE ENTRADA EN SPICE PARA LA SIMULACIÓN DE VOLTAJES DE RUPTURA</b>	<b>116</b>
A.6.1	Listado para Teccor/Intusoft	116
A.6.2	Listado para el modelo de Hu-Ki para el 2N5063	116
<b>A.7</b>	<b>ARCHIVOS DE ENTRADA EN SPICE PARA LA SIMULACIÓN DE LA CORRIENTE DE DISPARO</b>	<b>119</b>
A.7.1	Listado para Teccor/Intusoft	119
A.7.2	Listado para el modelo de Hu-Ki para el 2N5063	119
<b>A.8</b>	<b>ARCHIVOS DE ENTRADA EN SPICE PARA LA SIMULACIÓN DE LA CORRIENTE DE SOSTENIMIENTO</b>	<b>120</b>
A.8.1	Listado para Teccor/Intusoft	120
A.8.2	Listado para el modelo de Hu-Ki para el 2N5063	120
<b>A.9</b>	<b>ARCHIVOS DE ENTRADA EN SPICE PARA LA SIMULACIÓN DE LOS TIEMPOS DE ENCENDIDO Y APAGADO</b>	<b>121</b>
A.9.1	Listado para Teccor/Intusoft	121
A.9.2	Listado para el modelo de Hu-Ki para el 2N5063	121

## **APÉNDICE B**

<b>B.1</b>	<b>ARCHIVOS DE COMANDOS PARA LA SIMULACIÓN DE LA ESTRUCTURA DEL SCR EN EL SIMULADOR DIOS</b>	<b>122</b>
<b>B.2</b>	<b>ARCHIVOS DE COMANDOS PARA LA SIMULACIÓN DEL TRANSISTOR <i>P-N-P</i> EN EL SIMULADOR DESSIS</b>	<b>124</b>
<b>B.3</b>	<b>ARCHIVOS DE COMANDOS PARA LA SIMULACIÓN DEL TRANSISTOR <i>N-P-N</i> EN EL SIMULADOR DESSIS</b>	<b>125</b>

## **APÉNDICE C**

<b>C.1</b>	<b>HOJAS DE DATOS DE ON SEMICONDUCTOR PARA EL MCR100-8</b>	<b>127</b>
<b>C.2</b>	<b>DATOS ADICIONALES PROPORCIONADOS POR ON SEMICONDUCTOR</b>	<b>136</b>
<b>C.3</b>	<b>SUBCIRCUITO DEL MODELO PROPUESTO PARA EL MCR100-8</b>	<b>136</b>
<b>C.4</b>	<b>ARCHIVO DE ENTRADA PARA LA SIMULACIÓN DEL VOLTAJE DE RUPTURA</b>	<b>138</b>
<b>C.5</b>	<b>ARCHIVO DE ENTRADA PARA LA SIMULACIÓN DE LA CORRIENTE Y EL VOLTAJE DE ENCENDIDO</b>	<b>138</b>
<b>C.6</b>	<b>ARCHIVO DE ENTRADA PARA LA SIMULACIÓN DE LA CORRIENTE DE SOSTENIMIENTO</b>	<b>139</b>
<b>C.7</b>	<b>ARCHIVO DE ENTRADA PARA LA SIMULACIÓN DEL CONTROL DE FASE DE UNA SEÑAL DE 60HZ</b>	<b>139</b>

## **APÉNDICE D**

<b>D.1</b>	<b>Publicación relacionada con este trabajo “Simulación y modelado de sistemas con tiristores” Memorias XV congreso de Instrumentación Octubre 2000</b>	<b>140</b>
------------	---	------------

# ÍNDICE DE FIGURAS

---

## CAPÍTULO I

Figura 1.1 Símbolo del SCR	5
----------------------------	---

## CAPÍTULO II

Figura 2.1 El SCR en polarización inversa	10
Figura 2.2 a) Corriente en el tiristor en modo de bloqueo en polarización directa b) Gráfica V-I para diferentes corrientes de gatillo	12
Figura 2.3 División de la estructura del SCR en dos transistores complementarios	12
Figura 2.4 a) Corriente durante la conducción en directa b) Gráfica V-I durante la conducción en directa	16
Figura 2.5 Intervalos durante el encendido a) Corriente de gatillo b) Corriente de ánodo c) Voltaje de ánodo.	20
Figura 2.6 Generación de un campo lateral	23
Figura 2.7 Cortos de cátodo	24

## CAPÍTULO III

Figura 3.1 Posibles topologías con una resistencia para el par de transistores Complementarios	29
Figura 3.2 Resultado de la simulación del circuito 3.1 b	30
Figura 3.3 La característica del voltaje de ruptura en directa se observa en la gráfica	31
Figura 3.4 El modelo de dos transistores para el 2N5063	32
Figura 3.5 a) Camino de corriente en bloqueo en polarización directa b) Camino de corriente después del voltaje de ruptura en polarización directa	34
Figura 3.6 a) Camino de corriente en bloqueo en polarización inversa b) Camino de corriente después del voltaje de ruptura en polarización inversa	34
Figura 3.7 Modelo basado en un interruptor y un diodo	35

Figura 3.8	Circuito del modelo de comportamiento de PSPICE de ORCAD para el 2N5063	37
Figura 3.9	Modelo del SCR de Hu-Ki	38
Figura 3.10	Circuito equivalente del modelo de Hu-Ki	39
Figura 3.11	Circuito en SPICE para la simulación de los voltajes de ruptura	48
Figura 3.12	Simulación del voltaje de ruptura del modelo de comportamiento de PSPICE	49
Figura 3.13	Simulación del voltaje de ruptura del modelo Teccor/Intusoft	49
Figura 3.14	Simulación del voltaje de ruptura del modelo de Hu-Ki	49
Figura 3.15	Circuito de prueba para la corriente de encendido	50
Figura 3.16	Simulación de la corriente de encendido para el modelo de PSPICE	51
Figura 3.17	Simulación de la corriente de encendido para el modelo de Teccor/Intusoft	51
Figura 3.18	Simulación de la corriente de encendido para el modelo de Hu-Ki	52
Figura 3.19	Circuito para la simulación de la corriente de sostenimiento	52
Figura 3.20	Simulación de la corriente de sostenimiento para el modelo de PSPICE	53
Figura 3.21	Simulación de la corriente de sostenimiento para el modelo de Teccor/Intusoft	53
Figura 3.22	Simulación de la corriente de sostenimiento para el modelo de Hu-Ki	53
Figura 3.23	Circuito para la prueba del tiempo de encendido y apagado	54
Figura 3.24	Simulación del tiempo de encendido para el modelo de PSPICE	55
Figura 3.25	Simulación del tiempo de apagado para el modelo de PSPICE	55
Figura 3.26	Simulación del tiempo de encendido para el modelo de Teccor/Intusoft	55
Figura 3.27	Simulación del tiempo de apagado para el modelo de Teccor/Intusoft	56
Figura 3.28	Simulación del tiempo de encendido para el modelo de Hu-Ki	56
Figura 3.29	Simulación del tiempo de apagado para el modelo de Hu-Ki	56

## **CAPÍTULO IV**

Figura 4.1	Pantalla principal del programa GENESISe	61
Figura 4.2	Ventana de estado de la simulación	63
Figura 4.3	Ventana del editor de flujo	63
Figura 4.4	Pantalla de editor de procesos	65
Figura 4.5	Corte transversal del SCR simulado	66
Figura 4.6	Editor de layout y línea que indica la zona de simulación	67
Figura 4.7	Resultado de la simulación en ATHENA	68

Figura 4.8	Resultado de la simulación del proceso de manufactura	69
Figura 4.9	Pantalla del MDRAW y forma del dispositivo a simular	72
Figura 4.10	Plantilla para la especificación de perfiles del nivel de impurificación	72
Figura 4.11	Estructura del transistor <i>p-n-p</i>	73
Figura 4.12	Transistor <i>p-n-p</i> después del ajuste de la malla	73
Figura 4.13	Estructuras del transistor <i>n-p-n</i>	74
Figura 4.14	Transistor <i>n-p-n</i> después del ajuste de la malla	74
Figura 4.15	Pantalla del editor de parámetros	77
Figura 4.16	Pantalla del editor de la familia de simulación	79
Figura 4.17	Gráfica de la ganancia de corriente para el transistor <i>p-n-p</i>	81
Figura 4.18	Gráfica de la ganancia de corriente para el transistor <i>n-p-n</i>	82

## CAPÍTULO V

Figura 5.1	Resultado de la simulación del modelo de Hu-Ki sin diodo para el 2N5063/MCR100-8	84
Figura 5.2	Geometrias del gatillo y cátodo (Proporcionado por On Semiconductors)	87
Figura 5.3	Gráfica V-I para la obtención del voltaje de Early en el transistor <i>p-n-p</i>	88
Figura 5.4	Gráfica V-I para la obtención del voltaje de Early en el transistor <i>n-p-n</i>	89
Figura 5.5	Modelo propuesto para el MCR100-8	91
Figura 5.6	Simulación del voltaje de ruptura en polarización directa para el MCR100-8	92
Figura 5.7	Simulación de la corriente y voltaje de disparo	93
Figura 5.8	Resultado de la simulación de la corriente de sostenimiento	93
Figura 5.9	Resultado de la simulación del control de fase de una señal de 60Hz con voltaje pico de 167 volts para una resistencia de 100Ω	94
Figura 5.10	Resultado de la simulación del control de fase de una señal de 60 Hz con un voltaje pico de 167 volts y una carga de 100Ω y 500mH en serie	95

# ÍNDICE DE TABLAS

---

## CAPÍTULO III

Tabla 3.1 Parámetros de los elementos del modelo y su relación con los datos de las hojas del fabricante	41
Tabla 3.2 Características eléctricas declaradas por el fabricante a 25° C para el SCR 2N5063	47
Tabla 3.3 Resumen del desempeño de los modelos simulados	57

## CAPÍTULO IV

Tabla 4.1 Lista de perfiles para la construcción de los transistores en MDRAW	71
Tabla 4.2 Listado de los comandos de refinamiento usados en las estructuras	75
Tabla 4.3 Valores de colector para las distintas curvas	81

## CAPÍTULO V

Tabla 5.1 Valores usados para el cálculo del voltaje de Early	89
---	----

# RESUMEN

---

La tesis analiza las capacidades de simulación y aplicación del programa ISE (Integrated System Engineering). ISE es un conjunto de herramientas para la simulación de los procesos de fabricación, extracción de parámetros y pruebas eléctricas de dispositivos semiconductores.

En la tesis se utilizan los resultados obtenidos por medio del simulador ISE para dar un nuevo enfoque a la obtención de los modelos en SPICE para los tiristores, en particular del SCR (Silicon Controller Rectifier), el cual fue elegido por ser el dispositivo con el funcionamiento más sencillo dentro de la familia de los dispositivos de potencia y también porque se cuenta con las especificaciones del proceso de fabricación de un SCR en particular.

El problema de generar modelos para los tiristores surgió casi al mismo tiempo que la aparición de SPICE, que originalmente fue creado para el diseño y simulación de circuitos integrados, pero rápidamente encontró aplicaciones en análisis de circuitos más generales.

En SPICE el modelo del tiristor no está definido como un elemento básico (primitiva) por lo que se han usado dos enfoques generales para su representación:

1. *Modelos basados en la estructura del SCR:* Estos modelos utilizan una estructura de dos transistores bipolares complementarios (con algunas variantes), de manera tal que la base de cada transistor está conectada al colector del otro. Estos modelos tienen una relación directa con la física del dispositivo, pero el principal problema de ellos es la obtención de parámetros para el modelo equivalente, principalmente la ganancia de corriente de los transistores.
2. *Modelos basados en el comportamiento:* Debido a las complicaciones de los modelos estructurales, el enfoque basado en la reproducción del comportamiento ha sido utilizado recientemente para simular las características de los SCR en función de diversos estímulos y respuestas de los dispositivos. En los modelos de comportamiento es común encontrar un interruptor controlado por una combinación de fuentes de voltajes y de corriente que representan la acción del SCR.

Sin embargo, en los modelos de comportamiento la física del SCR no es relevante, por lo que la simplificación en los métodos de obtención de parámetros para modelos estructurales incrementa su utilidad y permite la creación de modelos que se apeguen a la física del dispositivo.

En este trabajo se hace un análisis de los distintos modelos utilizados para representar al SCR en las simulaciones SPICE, y así determinar cual o cuales de los parámetros de los transistores usados en el modelo estructural pueden ser extraídos a partir del proceso de fabricación con ayuda de la poderosa herramienta que es ISE.

De estos modelos se escogió uno en particular llamado modelo de Hu-Ki, cuya topología es muy similar a la estructura del SCR, a este modelo se le hacen modificaciones en la obtención de un parámetro muy importante: la ganancia de corriente. En particular se estudió en este trabajo la ganancia de corriente en base común ( $\alpha$ ) de los dos transistores que son usados en el modelo, a saber uno *p-n-p* y otro *n-p-n*.

Por último, los valores obtenidos en el simulador ISE son retroalimentados al modelo en SPICE para compararlo con los datos ofrecidos por el fabricante.

Con el modelo propuesto se evita el uso de primitivas (resistencias, fuentes controladas, etc.) que no tienen relación directa con la física del dispositivo. Los valores de la ganancia de corriente, corriente de saturación, y voltaje de Early que fueron usados en el modelo aseguran que el comportamiento del voltaje de ruptura, corriente de encendido y otros parámetros del tiristor se den por fenómenos similares a los que ocurren en el semiconductor.

# **CAPÍTULO I**

## **INTRODUCCIÓN**

---

En este capítulo se exponen los motivos de la tesis, a saber, el estudio de las herramientas de simulación de semiconductores y su aplicación en el desarrollo de modelos para el SCR (Silicon Controller Rectifier) en SPICE.

Se exponen las ventajas del uso de herramientas de simulación en el diseño de sistemas electrónicos y manufactura de dispositivos semiconductores, se introduce el funcionamiento del SCR y las ideas a desarrollar en el presente trabajo.

### **1.1 IMPORTANCIA DE LAS HERRAMIENTAS DE SIMULACIÓN EN EL DISEÑO DE DISPOSITIVOS SEMICONDUCTORES Y SISTEMAS ELECTRÓNICOS**

El proceso de diseño de un sistema inicia con la definición de los requerimientos y especificaciones, una vez que se han definido, el esfuerzo se orientará a que estos sean cubiertos, aunque muchos de los sistemas pueden ser probados de manera experimental, debido a la gran cantidad de variables que se presentan, es preferible hacer uso de herramientas de simulación antes de ser construidos físicamente, algunas de los beneficios de la simulación son:

- Disminución de costos.
- Reducir riesgos de errores que no puedan ser corregidos posteriormente.
- Experimentación de distintas alternativas de diseño.
- Asegurar un mínimo de requerimientos antes de su construcción física.

Así pues, una simulación debe otorgar resultados cercanos a los esperados e identificar problemas que no habían sido previstos.

En particular en este trabajo se hace uso extensivo de dos herramientas de simulación: SPICE, orientado a la simulación de circuitos eléctricos y electrónicos, e ISE que es un conjunto de programas para la simulación de procesos de manufactura de semiconductores y extracción de parámetros, que también incluye pruebas eléctricas a los dispositivos diseñados. Estas herramientas son introducidas en la sección 1.2.1 y 1.2.2.

Adicionalmente en el área de circuitos eléctricos la simulación provee además, de los beneficios señalados:

- Optimización del sistema.
- Selección del dispositivo adecuado en cuanto a manejo de potencia, velocidad de respuesta y otros parámetros de desempeño.
- Diseño y prueba de los circuitos de protección.
- Diseño y prueba de los dispositivos de activación.
- Interacción con otros paquetes de diseño, para otras secciones del sistema.

En el área de manufactura de semiconductores algunos de los beneficios de la simulación son:

- Optimización de técnicas para la fabricación de un dispositivo existente.
- Adaptación de una técnica existente a nuevos requerimientos de desempeño o cambios en las condiciones de fabricación.
- Experimentación con una variable paramétrica sin necesidad de hacer un número excesivo de pruebas experimentales.

## **1.2 JUSTIFICACIÓN DE LA TESIS**

Dentro del proceso de simular o diseñar un sistema es indispensable tener un modelo del mismo, es decir, una representación que permita ser manipulada y que refleje algunas características de interés que correspondan a la realidad.

En este trabajo se obtiene un modelo SPICE para un SCR (Silicon Controller Rectifier), los motivos para hacerlo orientado a SPICE se explican en la sección 1.2.2. El desarrollo de modelos para tiristores, que son la base de la electrónica de potencia moderna, es un tema que ha sido tratado de varias maneras, el capítulo III del presente trabajo está dedicado a analizar los distintos modelos que se han propuesto para resolver este problema, pero en ninguno se habían obtenido parámetros para el modelo por medio de otro simulador.

Esta obtención de parámetros para un modelo SPICE parte de otra herramienta (ISE), en la cual se obtienen los parámetros de los transistores que componen el modelo escogido, tales como la ganancia de corriente y el voltaje de Early, lo anterior a partir de la simulación del proceso de manufactura, la simplificación de la estructura obtenida y posteriormente la simulación de sus características eléctricas.

En [1] se desarrolla la simulación de un proceso de manufactura de un SCR, en dicha tesis se muestra la utilidad de la simulación al ser aplicada en mejorar el proceso de manufactura a fin de hacer más repetible y controlable cierta característica del dispositivo, también el autor aportó ideas de la aplicación de los paquetes de simulación para manufactura. En [1] se utilizó otro paquete de simulación (ATHENA de SILVACO).

Algunos diseñadores de sistemas de potencia, omiten la simulación en su proceso de diseño, pues argumentan que la simulación no representa de manera fiel la realidad y se tiene poca confianza en los resultados de SPICE, por lo que optan por realizar las pruebas directamente, pero para pruebas en la que se utiliza gran potencia y dispositivos costosos esto no es una práctica eficiente. Una razón de la poca utilidad de las simulaciones de SPICE, es que generalmente los modelos buscan representar parámetros que en los sistemas no tienen gran relevancia y se omiten fenómenos más importantes como el exceso de corriente. En general los modelos SPICE no hacen referencia a condiciones de sobrecorriente.

El modelo del tiristor que se obtiene en este trabajo está basado en el modelo más sencillo en cuanto al número de componentes que incluye, (Modelo de Hu-Ki), pero el número de parámetros internos de estos componentes (transistores bipolares) que pueden ser modificados para ajustar el modelo es grande, un parámetro que no se había utilizado en los trabajos previos es el Voltaje de Early.

Un hecho que comprueba la importancia del desarrollo de modelos para simulación es la existencia de empresas que se dedican exclusivamente al desarrollo de los mismos, es decir que no fabrican los dispositivos pero se encargan de caracterizarlos y obtener su modelo.

### **1.2.1 El simulador ISE**

ISE es un conjunto de programas de simulación que no sólo incluye procesos de manufactura sino que también puede realizar pruebas eléctricas de los dispositivos obtenidos, el alcance del programa incluye estructuras tridimensionales, simulaciones magnéticas y también un conjunto de programas de álgebra lineal para ayudar a la solución de los problemas. Como la mayoría de estos programas relacionados con los procesos de manufactura se originó de SUPREM [2], el programa fue desarrollado en Europa (Alemania y Suiza). El paquete tiene un gran potencial y tiene un menor precio que otros paquetes similares.

El paquete incluye alrededor de 20 módulos diferentes los cuales están orientados a: Simulación de fabricación, modificación y fabricación de los dispositivos a partir de nuevas difusiones, modificación de las mallas que definen al dispositivo, pruebas eléctricas, extracción de parámetros, rutinas de álgebra lineal y visualizadores de resultados.

De los módulos que contiene ISE se utilizaron principalmente los siguientes:

- GENESIS: Es la interfaz gráfica que relaciona los distintos módulos.
- LIGAMENT: Permite realizar simulaciones de procesos de manufactura, ya sea en una, dos o tres dimensiones.
- MDRAW: Visualiza el resultado de una simulación del proceso de fabricación y permite añadir nuevas difusiones pero estas de manera analítica, también edita la definición de las mallas para la simulación eléctrica.
- DESSIS: Es el simulador de características eléctricas.

- **INSPECT:** Grafica los resultados numéricos obtenidos y permite analizar resultados previos.

## 1.2.2 El simulador SPICE

La herramienta para simulación de circuitos eléctricos más difundida en el mercado es SPICE y sus distintas versiones, originalmente SPICE fue desarrollado en la Universidad de California en Berkeley, las primeras versiones fueron escritas en FORTRAN y posteriormente se hicieron versiones escritas en C, las primeras versiones corrían en las computadoras más grandes disponibles, pero el avance en las computadoras personales motivó la creación de versiones para máquinas más pequeñas. Actualmente existen numerosas versiones del programa original, pero en general la mayoría es capaz de usar un formato estándar del mismo. Las funciones básicas de cada versión son muy similares y según el tipo de SPICE están disponibles herramientas auxiliares, una diferencia de fondo y más importante entre las distintas versiones es el tipo de rutinas y métodos matemáticos que utiliza para resolver las ecuaciones que se generan a partir de un circuito dado.

Originalmente SPICE estaba orientado a la simulación de circuitos integrados (Simulation Program with Integrated Circuit Emphasis), posiblemente esta sea la razón por la cual los modelos de los tiristores (dentro de estos el SCR) no forman parte de los elementos básicos del programa [3].

El formato de entrada básico para SPICE consta de una lista de dispositivos a simular en la que se indica a qué nodo está conectada cada terminal de cada elemento, junto con sus parámetros de operación. Cuando se trata de algún dispositivo que contiene muchos parámetros se declara una etiqueta que indica el tipo de dispositivo y en una sección aparte se declaran estos parámetros, todos los dispositivos semiconductores que contiene SPICE están en esta categoría.

SPICE incluye como bloques definidos previamente (primitivas) elementos eléctricos básicos como resistencias, capacitores, inductancias y fuentes de voltaje y de corriente (dependientes e independientes), también tiene definidos elementos semiconductores como transistores bipolares, MOSFET, JFET, MESFET, diodos, etc.

Por último, existe la posibilidad de generar subcircuitos (macromodelos) en los que a partir de los elementos básicos se crean los modelos para la simulación de los dispositivos que no están predefinidos. Una vez definido el macromodelo se puede utilizar como una sola entidad.

Los tiristores no forman parte de los dispositivos disponibles en SPICE, por lo que es necesario crearlo como un subcircuito.

La exactitud de una simulación en SPICE depende en gran medida de que el modelo utilizado sea lo más aproximado a la realidad. Así para poder confiar en los resultados de una simulación, es necesario primero validar el modelo y los parámetros asignados a un dispositivo en particular. Un resultado será tan bueno como lo sea su modelo.

### 1.2.3 El tiristor y la electrónica de Potencia

Una parte importante de la electrónica es la orientada al control y manejo de altos voltajes y corrientes usando dispositivos de estado sólido, a esta rama se le da el nombre genérico de “Electrónica de Potencia”, algunas de sus aplicaciones son: control de calor, iluminación, tracción, motores eléctricos, fuentes de alimentación, etc [4].

Esta rama de la electrónica nació con la invención del rectificador de arco de mercurio, y después dispositivos de alto vacío como el ignitrón, el fanotrón y el tiratrón [5]. Estos dispositivos se utilizaron hasta la década de los 50. Los cambios empezaron a surgir cuando se inventó el transistor que usaba materiales semiconductores sustituyendo a los tubos al vacío, y en 1956 se inventó el primer Rectificador de Silicio Controlado (SCR) comenzando así el uso de tiristores en la electrónica de potencia.

El nombre de tiristor se aplica en general a una familia de dispositivos de cuatro capas, que en su mayoría presenta propiedades de retroalimentación positiva. El SCR fue el primer dispositivo de este tipo, fue inventado en 1956 en los “*Bell Telephone Laboratories*”, pero fue “*General Electric*” la que desarrolló un SCR comercial en 1958, a partir de ahí una gran cantidad de dispositivos para el control y conversión de energía han aparecido.

### 1.3 ALCANCES Y OBJETIVOS DE LA TESIS

- El objetivo principal es la obtención de un modelo SPICE del SCR a partir de simulaciones de su estructura y mejorar el tipo de modelo escogido para la representación y simulación del SCR.
- Hacer un compendio de los diversos modelos para simular el SCR en SPICE, para posteriormente comparar sus ventajas y desventajas.
- Relacionar los resultados que se pueden obtener en ISE para su aplicación a modelos SPICE:
- Demostrar una aplicación adicional del simulador para procesos de manufactura.
- Servir como referencia para el uso del programa ISE y mostrar algunos detalles que no son cubiertos en el manual de usuario.
- Iniciar una serie de trabajos sobre la caracterización y modelado de dispositivos semiconductores por medio de simuladores.

### 1.4 METODOLOGÍA DE LA INVESTIGACIÓN

A lo largo de este trabajo de tesis se siguieron los siguientes pasos:


- Buscar los modelos para representar el tiristor considerando sus modos de operación y las transiciones entre estos, se identifican las ventajas y desventajas de cada uno.
- Obtener las estructuras que componen el SCR en base a sus niveles de impurificación.

- Simular eléctricamente a nivel semiconductor las estructuras obtenidas tomando como base la simulación de los procesos de fabricación con el fin de obtener parámetros que puedan ser aplicados en modelos posteriores.
- Relacionar los datos obtenidos con el modelo base seleccionado.
- Probar el modelo obtenido y hacer los ajustes necesarios.
- Integrar los resultados.

## 1.5 FUNCIONAMIENTO DEL SCR (ENFOQUE FUNCIONAL)

En esta sección se explica el modo de funcionamiento de un SCR de una manera funcional sin tomar en cuenta, como realiza esto internamente. El lector que ya conozca sobre el funcionamiento del mismo puede omitir esta sección. La explicación del funcionamiento a nivel semiconductor se da en el capítulo II.

El símbolo que representa al SCR es el que se muestra en la figura 1.1. Como se observa en la figura el SCR es un dispositivo de tres terminales, también se observa que el símbolo es parecido al del diodo con sus dos terminales, ánodo y cátodo, y que además cuenta con una terminal extra llamada compuerta o gatillo.



*Figura 1.1. Símbolo del SCR*

Se puede dividir la acción del SCR en tres modos de operación, bloqueo en reversa, bloqueo en directa y modo de conducción.

### 1.5.1 Modo de bloqueo en reversa

Para este modo de operación se polariza de manera inversa el SCR, es decir, aplicando un voltaje más negativo del lado del ánodo que del cátodo, lo que se obtiene es una pequeña corriente que circulará del cátodo al ánodo, de modo análogo como sucede en un diodo común, es decir esta corriente será de un valor pequeño que dependiendo de las capacidades del dispositivo puede variar desde nanoamperes a microamperes. Esta pequeña corriente se mantendrá hasta que una de las uniones internas se rompa, es decir, que el dispositivo llegue a su voltaje de ruptura en reversa, entonces la corriente otra vez de manera similar al diodo se incrementa de manera súbita, esta situación por lo general destruye el dispositivo en caso de no existir alguna protección adicional. Es importante notar que el comportamiento en bloqueo se conserva independientemente de la corriente que circule en la terminal de gatillo, sin entrar en más detalles, se puede agregar que una corriente en el gatillo disminuirá el valor del voltaje de ruptura.

### 1.5.2 Modo de bloqueo en directa

A diferencia con el diodo, en el cual al polarizarlo de manera directa, es decir, el ánodo más positivo que el cátodo, la corriente no aumenta de gran manera en el SCR, sino que presenta nuevamente una pequeña corriente de fuga, que en la mayoría de las aplicaciones prácticas se puede considerar que está apagado, a menos que sucedan una de las siguientes condiciones que llevan al SCR al modo de conducción:

1. Que se alcance el voltaje de rompimiento en polarización directa.
2. Que una corriente se inyecte en la compuerta llamada corriente de encendido o  $I_{GT}$ .
3. Que la razón de cambio en el voltaje entre ánodo y cátodo exceda cierto valor llamado  $dv/dt$  máximo.

### 1.5.3 Modo de conducción

Después de ser disparado, el SCR pasa rápidamente en unos cuantos microsegundos a un estado en el cual la corriente circula casi libremente a través del dispositivo que ahora exhibe una resistencia llamada de encendido o  $R_{ON}$ , por lo que dependiendo de la corriente que circule a través de este, presentará un voltaje entre sus terminales, haciendo que el voltaje que se encontraba entre sus terminales antes de ser encendido se aplique principalmente en la carga.

El dispositivo se mantendrá en este estado indefinidamente hasta que la corriente que circula entre sus terminales no baje de una corriente mínima llamada corriente de sostenimiento o  $I_H$ . Al pasar a un valor inferior a esta corriente el dispositivo vuelve a alguno de los modos de bloqueo. Es importante notar que este regreso al modo de bloqueo se da por el valor de dicha corriente y no por el voltaje que se presente entre sus terminales, pues si se manejan cargas inductivas, el voltaje puede cambiar de polaridad, pero la dirección de la corriente puede mantenerse.

### 1.5.4 Otros efectos

La operación del SCR tiene otras características que no se observan en los modos de operación anteriores, principalmente son efectos transitorios y estos se reflejan en los siguientes parámetros:

- *Tiempo de encendido*: Es el tiempo que tarda en pasar del modo de bloqueo en directa al modo de conducción.
- *Tiempo de recuperación*: Es el tiempo que el SCR sigue conduciendo después de que se pasa por debajo de la corriente de mantenimiento, esto sin considerar los efectos inductivos de la carga.
- *di/dt*: Si la corriente que circula de ánodo a cátodo en el momento que cambia del estado de bloqueo a conducción sube de manera muy rápida, el dispositivo

se puede sobrecalentar en algunos puntos internos de su estructura, lo que puede dar lugar a fallas.

- $dv/dt$ : En el modo de bloqueo, si el voltaje entre terminales aumenta con una razón muy alta el SCR se enciende, esto debido a las capacitancias parásitas que se presentan en el interior.

El uso más extendido del SCR es para conmutación y para el control de fase de señales de AC, aunque también existen aplicaciones para SCR como interruptor de DC. Como las posibilidades de aplicación y los circuitos en los que son utilizados son muy variadas, en el capítulo III se definen qué características de desempeño son importantes resaltar en distintas condiciones.

## 1.6 REFERENCIAS

[1] Roberto Zepeda, *Tesis de Maestría*, Motorola y Cinvestav México, 1999.

[2] T. Feudel and A. Höfler, "*Manual de Usuario ISE-TCAD Release 5.0*"  
Part 7 TESIM 1998.

[3] D. Báez, "*Análisis de circuitos por computadora usando SPICE*", Editorial Alfaomega,  
1ª Edición, México 1995.

[4] T. Maloney, "*Electrónica industrial, dispositivos y sistemas*", Editorial Prentice  
Hall, 1ª edición en español, México 1983.

[5] M. Rashid, "*Electrónica de potencia*", Editorial Prentice Hall, 2ª Edición en español,  
México 1995.

# CAPÍTULO II

## RESUMEN DE LA FÍSICA DEL SCR

---

En este capítulo se estudia con detalle el comportamiento de los distintos parámetros que describen el desempeño del tiristor según su modo de operación. También se introducen las razones por las cuales el SCR puede ser visto como un par de transistores retroalimentados, principalmente en el modo de bloqueo en polarización directa y en su transición al modo de conducción.

### 2.1 MODO DE BLOQUEO EN POLARIZACIÓN REVERSA

En el modo de bloqueo en polarización reversa, es decir, cuando el voltaje en el ánodo del tiristor es negativo en relación con el cátodo, las uniones  $p-n$  (J1 y J3 en la Figura 2.1) están polarizadas en reversa. Como las regiones en ambos lados de la unión J3 están altamente impurificadas, esta unión sólo puede soportar un pequeño voltaje en polarización inversa (15V a 35V) antes de que aparezca un rompimiento por avalancha, de esta manera, en polarización inversa el dispositivo puede ser visto como un transistor  $p-n-p$  formado por las regiones P2-N1-P1 tal como se muestra en la Figura 2.1, la conexión del cátodo puede ser vista como conectada “directamente” a la región de emisor P2 pues la unión J3 en la mayoría de los casos presenta ruptura. El comportamiento del dispositivo en este modo se desprende del funcionamiento de este transistor, el rompimiento del dispositivo se puede dar por avalancha en J1, suponiendo una unión abrupta con la región P1 altamente impurificada el voltaje de avalancha ocurre de acuerdo a la siguiente ecuación:

$$BV \cong 5.34 \times 10^{13} N_{N1}^{-3/4} \quad (2.1)$$

Donde  $N_{N1}$  es el nivel de impurificación en la región N1. Esta ecuación debe ser modificada para representar de manera más acertada los aspectos en un dispositivo real. En los dispositivos que soportan altos voltajes las regiones P1 y P2 son realizadas por medio de difusiones muy profundas, por lo que para tener una mejor aproximación del perfil de impurificación se usa la siguiente ecuación:

$$N(x) = N_{N1} (e^{-x/\lambda} - 1) \quad (2.2)$$

donde  $\lambda$  es la constante espacial del perfil de difusión. El origen, es decir,  $x=0$  se toma a partir de la unión J1.




Figura 2.1 El SCR en polarización inversa (tomado de [1]).

Entonces el voltaje de avalancha se expresa por:

$$BV \cong 9.17 \times 10^9 \left( \frac{N_{N1}}{\lambda} \right)^{-0.4} \quad (2.3)$$

El transistor puede romper por alcance (punchthrough) de la región de agotamiento de la región P2, el voltaje de ruptura por alcance en una unión abrupta está dado por:

$$V_{PT} = \frac{qN_{N1}W_{N1}^2}{2\epsilon\epsilon_0} \quad (2.4)$$

donde  $W_{N1}$  es el ancho de la región N1,  $\epsilon$  es la constante dieléctrica del material (11.9 para el Silicio),  $\epsilon_0$  es la constante dieléctrica en el vacío ( $8.854E-14F/cm$ ) y  $q$  la carga del electrón ( $1.609E-19C$ ). En la ecuación (2.4) se incluye generalmente un factor  $k$  para diversos perfiles de concentración, con este factor en uniones que soportan alto voltaje el valor de  $V_{PT}$  varía en un rango de un  $\pm 10\%$ .

Específicamente el rompimiento del transistor P1-N1-P2 ocurre cuando el factor de multiplicación  $M$  de J1 se aproxima a  $1/\gamma\alpha_T$ , donde  $\gamma$  es la eficiencia de inyección y  $\alpha_T$  es el factor de transporte de base. Estos términos se expresan por:

$$M = \frac{1}{1 - (V_J / BV)^6} \quad (2.5)$$

donde  $V_J$  es el voltaje en la unión J1 y:

$$\gamma = \frac{D_P / Q_{N1}}{D_P / Q_{N1} + D_N / Q_{P2}} \quad (2.6)$$

donde  $D_N$  y  $D_P$  son la difusividades de las regiones  $n$  y  $p$  respectivamente, y  $Q_{N1}$  es la carga en  $W$ , (parte no agotada de la región N1). En situaciones prácticas  $W$  es sólo una región pequeña de  $W_{N1}$  (Figura 2.1).

El factor de transporte de base está dado por:

$$\alpha_T = \text{sech} \left( \frac{W}{L_{pN1}} \right) \quad (2.7)$$

donde  $L_{pN1}$  es la longitud de difusión de huecos en la región N1.

Así que igualando (2.5) a  $1/\gamma\alpha_T$  el voltaje de ruptura se expresa por:

$$V_{BR} = BV(1 - \gamma\alpha_T)^{1/6} \quad (2.8)$$

Como  $(1 - \gamma\alpha_T)$  es menor que la unidad, el voltaje de ruptura efectivo ( $V_{br}$ ) es menor al de rompimiento por avalancha.

## 2.2 MODO DE BLOQUEO EN POLARIZACIÓN DIRECTA

En un tiristor al cual se le está aplicando un voltaje en polarización directa (ánodo positivo respecto al cátodo), y también se le está aplicando una corriente fija en el gatillo ( $I_G$ ),  $J_1$  y  $J_2$  están polarizadas directamente, de esta manera las regiones P1-N1-P2 forman un transistor  $p-n-p$  con P1 como emisor, este transistor tiene una ganancia de corriente de  $\alpha_{pnp}$ . De manera similar N2-P2-N1 se comporta como un transistor  $n-p-n$  con una ganancia de corriente de  $\alpha_{npn}$ . En la figura 2.2 se muestran las corrientes de huecos y electrones para este modo de operación.




Figura 2.2 a) Corriente en el tiristor en modo de bloqueo en polarización directa.  
 b) Gráfica V-I para diferentes corrientes de gatillo. (tomado de [1]).

De lo explicado anteriormente se puede ver que el funcionamiento del SCR, se puede explicar como la interacción de dos transistores  $n-p-n$  y  $p-n-p$  conectados de manera tal que la base de cada uno es el colector del otro transistor, esta es la manera de explicar el funcionamiento del SCR para su estado de bloqueo en directa y en su transición al modo de conducción, de ahí que esta estructura de dos transistores sea la base de muchos modelos para la simulación del SCR. Esta concepción se observa en la figura 2.3.




Figura 2.3 División de la estructura del SCR en dos transistores complementarios.

Con el fin de simplificar el análisis, se toma la unidad como el valor de la eficiencia de inyección de ambos transistores ( $\gamma=1$ ), siendo esta una buena aproximación para casos prácticos. Por la acción del transistor, la corriente del ánodo  $I_A$  genera una corriente de huecos  $\alpha_{pnp}I_A$  que cruza a través de  $J_2$ , además la corriente de cátodo produce una corriente de electrones de valor  $\alpha_{npn}I_K$  a través de  $J_2$  que se suma a la corriente de huecos. Finalmente la corriente por generación de carga y la corriente de fuga por difusión deben ser incluidas como  $I_L$ , por lo que la corriente total del ánodo es:

$$I_A = \alpha_{pnp} \cdot I_A + \alpha_{npn} \cdot I_K + I_L \quad (2.9)$$

Pero como  $I_K = I_G + I_A$  entonces:

$$I_A = \frac{\alpha_{npn} \cdot I_G + I_L}{1 - (\alpha_{pnp} + \alpha_{npn})} \quad (2.10)$$

De la ecuación (2.10), se puede observar que cuando  $(\alpha_{npn} + \alpha_{pnp})$  tiende a uno la corriente  $I_A$  tiende a infinito, en este punto el bloqueo termina y pasa al modo de conducción o también llamado modo encendido. Es importante señalar que ambas  $\alpha_{npn}$  y  $\alpha_{pnp}$  están relacionadas con la corriente que circula a través de cada transistor.

En ciertas condiciones de operación la corriente de gatillo  $I_G$  no está presente, por lo que en esas condiciones la ecuación (2.10) se reduce a:

$$I_A = \frac{I_L}{1 - \alpha_{pnp} - \alpha_{npn}} \quad (2.11)$$

Mientras la corriente de fuga sea pequeña,  $(\alpha_{npn} + \alpha_{pnp})$  será menor que 1 y el dispositivo se mantendrá en bloqueo, pero si el voltaje de ánodo a cátodo se incrementa, la corriente de fuga y las alfas lo hacen de igual modo. En este modo de operación se alcanza el llamado Voltaje de ruptura en directa "*breakdown voltage*" ( $V_{BF}$ ) que corresponde al voltaje máximo que el tiristor puede soportar sin romper el bloqueo.

Existe otra condición de operación en la que el tiristor es mantenido en apagado, en un voltaje menor a  $V_{BF}$ , y se conmuta al estado de encendido por medio de la corriente de gatillo en la base del transistor N2-P2-N1, de esta manera se incrementa el flujo de electrones a través de  $J_2$ . Esto provoca un ensanchamiento de la región de agotamiento en la región ligeramente impurificada N1, incrementando  $\alpha_{npn}$ , es decir se incrementa el factor de transporte de base, hasta que  $(\alpha_{npn} + \alpha_{pnp})$  excede la unidad.

### 2.2.1 Mecanismos del incremento de alfa

Los mecanismos por medio de los cuales las alfas pueden incrementarse son dos, a saber, el dado por la corriente de fuga y por el cambio en el factor de transporte de base ( $\gamma$ ).

En el modo de bloqueo, la corriente que circula a través del dispositivo está dada por la corriente de fuga asociada con la unión J2 que se encuentra polarizada en reversa. Valores bajos de esta corriente de fuga hacen que el transistor opere en un nivel muy bajo de inyección. Esta corriente está principalmente formada por la recombinación en la zona de agotamiento de la zona emisor-base por lo que la eficiencia de inyección es inicialmente muy baja. Con el incremento del voltaje aplicado la corriente  $I_L$  también se incrementa con el aumento en la alfas, los cambios en la eficiencia de inyección son relativamente despreciables en tiristores de alto voltaje, esto debido a que los tiempos de vida de los portadores de carga en estos dispositivos son relativamente largos. Este efecto debe ser tomado en cuenta en los dispositivos que son diseñados para una operación rápida en los cuales los valores del tiempo de vida son más cortos.

Un segundo mecanismo que favorece el incremento de las alfas es el factor de transporte de base ( $\gamma$ ), con el incremento de voltaje, este efecto es significativo para la base ancha del transistor P1-N1-P2, cuando se incrementa al voltaje de ánodo a cátodo ( $V_{AK}$ ) la zona de agotamiento de la unión J2 se expande hacia la región N1, acortando el ancho efectivo de la base, esto resulta en un incremento en el factor de transporte de base como lo indica la ecuación (2.7). Los cambios en el factor de transporte de la base, que es relativamente angosta en el transistor N2-P2-N1, se pueden despreciar, pues este término es prácticamente uno para todas las condiciones de polarización.

Por último, el incremento del voltaje  $V_{AK}$  produce un incremento en el factor de multiplicación  $M$ , este incremento se da en ambos transistores, pues ambos comparten una unión de colector común en J2.

El voltaje de ruptura en directa se alcanza cuando:

$$M = \frac{1}{(\gamma\alpha_T)_{pnp} + (\gamma\alpha_T)_{npn}} \quad (2.12)$$

$M$  está definida en (2.5). Si se compara (2.12) con la expresión para el voltaje de ruptura en reversa  $M=1/(\gamma\alpha_T)_{pnp}$  se observa que el voltaje de ruptura en directa es siempre menor que el de reversa. La variación del voltaje de ruptura en relación con la temperatura es cualitativamente igual a la del voltaje de reversa pues depende fuertemente de la eficiencia de inyección. En este caso ambas eficiencias están involucradas y los efectos de ganancia de corriente predominan en todo el rango de temperatura.

Para hacer que ambos voltajes de ruptura tengan un valor más parecido por medio de la manipulación de las alfas, se usa una técnica que consiste en reducir  $\alpha_{pnp}$ , impurificando el dispositivo para obtener un pequeño tiempo de vida en la base N1. Desafortunadamente esto deteriora el desempeño de conducción en encendido. Además  $\alpha_{pnp}$  dependería en gran manera del tiempo de vida de los portadores de carga de la base, lo que es muy difícil de controlar en el proceso de fabricación.

Una alternativa mejor es utilizar algún mecanismo por medio del cual la alfa de alguno de los transistores se mantenga en niveles muy bajos, hasta que en cierto punto en la corriente de conducción la alfa se incremente, para encender el dispositivo, esto se puede hacer con una resistencia de desvío o “*shunt*”.

## 2.3 MODO DE CONDUCCIÓN EN POLARIZACIÓN DIRECTA


El proceso de conducción durante el modo de bloqueo en directa se puede resumir de la siguiente manera.

1. Los huecos son inyectados desde P1 a través de la unión J1, la cual está polarizada en directa. Estos huecos se difunden a través de N1 y son colectados por la unión polarizada en inversa J2 hacia P2. Así se dan portadores mayoritarios en exceso en la base del transistor N2-P2-N1 (Figura 2.4).
2. Se inyectan electrones de N2 a través de la unión polarizada en directa J3, los cuales se difunden a través de P2 y son colectados por la unión polarizada en inversa J2 a N1, aquí estos son portadores mayoritarios en exceso en la base del transistor P1-N1-P2 (Figura 2.4).


Lo anterior representa una retroalimentación positiva, que es fácil de llevar a la inestabilidad. El paso a la inestabilidad ocurre cuando la suma de las alfas de los transistores N2-P2-N1 y P1-N1-P2 llega a la unidad y la corriente de ánodo tiende a crecer ( $I_A \rightarrow \infty$ ), al mismo tiempo el voltaje de ánodo a cátodo disminuye y se aproxima a cero, y esta última disminución en el voltaje limita el flujo de portadores minoritarios en las regiones N1 y P2.

Cuando el número de huecos está limitado por el lado del ánodo hace imposible la neutralidad de carga en esta región como se muestra en la figura 2.4 y donde  $(1 - \alpha_{npn}) \cdot I_A < \alpha_{npn} \cdot I_K$ , en estas circunstancias es necesario la inyección de huecos adicionales desde P2 a N1, para mantener la neutralidad de carga. De esta manera, si el suministro de electrones inyectados de N2 es insuficiente para la neutralidad de carga en la región P2, es decir que si  $(1 - \alpha_{npn}) \cdot I_K < \alpha_{npn} \cdot I_A$ , los electrones serán inyectados nuevamente de N1 a P2. De lo anterior resulta que J2 comienza a cambiar de polaridad, de tal manera que el voltaje a través de su región de carga desaparezca, así la unión J2 ya no tiene mayor importancia en el funcionamiento del dispositivo, a excepción de una caída de voltaje pequeña, que se opone a las caídas de voltaje (de polarización directa) en J1 y J3.

La caída de voltaje entre las terminales desaparece una vez que J2 se polariza directamente. De aquí en adelante la aplicación de un mayor voltaje resulta en un incremento del flujo de huecos desde P1 y de electrones desde N2, los cuales aumentan enormemente la concentración de portadores en las regiones N1 y P2. En estas condiciones el dispositivo se comporta como un diodo *p-i-n*, a excepción de los electrones inyectados en reversa.



a)



b)

Figura 2.4 a) Corriente durante la conducción en directa.  
b) Características V-I durante la conducción en directa (tomado de [1]).

El comportamiento de la estructura P1-N1-P2-N2 en su condición de conducción en directa, es un poco complejo debido a la región altamente impurificada de P2. El efecto de esta región en el desempeño del dispositivo es relativamente pequeño, por ser esta región relativamente angosta. Como existe muy poca recombinación durante la conducción en directa, los electrones de la región N2 (cátodo) son inyectados a N1, por la acción transistor de N2-P2-N1, entonces la región N2 sirve como un contacto  $n^+$  lejano a N1.

Las características de un tiristor en conducción directa pueden ser resumidas de la siguiente manera:

1. La región central del tiristor es N1. La modulación en la conductividad se realiza por la inyección de huecos provenientes del ánodo P1, y electrones del cátodo N2, por medio del transistor N2-P2-N1.
2. El transistor N2-P2-N1 funciona en su modo de saturación y tiene asociado un voltaje de caída, la modulación de la conductividad en P2 no es significativa debido a su alta impurificación.
3. La caída de voltaje a través de N1 está dada por la misma ecuación de caída en un diodo *p-i-n*. En la práctica los dispositivos se diseñan tratando de hacer esta región lo más corta posible y el tiempo de vida de los portadores de carga lo más largo posible.
4. Los efectos de dispersión de portadores y la recombinación Auger influyen en la reducción de la longitud de difusión  $L$  a niveles de inyección de  $10^{17}/\text{cm}^3$ , así que aunque el dispositivo esté diseñado para comportarse como un diodo *p-i-n* de corta longitud, este se comporta como una estructura larga, al operar a altas densidades de corriente, especialmente en condiciones de sobrevoltaje.
5. Los efectos de recombinación en las regiones exteriores provocan una reducción en la corriente de conducción disponible para la modulación de la conductividad en la región central, esto incrementa el voltaje de caída, por lo que al diseñarse se busca una corriente de saturación lo mas baja posible en los diodos P1-N1 y P2-N2.
6. Como la longitud de difusión a niveles altos es afectada por la dispersión de portadores y la recombinación Auger, las mejoras que se realizan para disminuir la recombinación en el ánodo y cátodo no son tan efectivas como se predicen por modelos simples[1].

## 2.4 CORRIENTE DE SOSTENIMIENTO

Si la corriente que circula a través de un tiristor es reducida lentamente, de igual manera lo hará el voltaje de caída, en algún punto crítico de corriente este voltaje aumenta abruptamente y el dispositivo regresa a su estado de bloqueo en directa. Este punto de corriente es llamado corriente de sostenimiento.

Para los tiristores que no tienen cortos en el cátodo, la corriente de sostenimiento es igual a la corriente a la que ocurre la activación, es decir en la cual la suma de las alfas de pequeña señal supera (en este caso es inferior) a la unidad.

En cualquier transistor en el modo normal de operación:

$$I_C = \alpha \cdot I_E + I_L \quad (2.13)$$

donde  $I_C$  es la corriente de colector,  $I_E$  es la corriente de emisor e  $I_L$  es la corriente de fuga y  $\alpha$  es la ganancia de corriente de DC en base común. Entonces  $\alpha'$  de pequeña señal, dada por  $\alpha'$  es:

$$\alpha' = \gamma \left( \alpha_T + I_E \frac{\partial \alpha_T}{\partial I_E} \right) + \alpha_T I_E \frac{d\gamma}{dI_E} \quad (2.14)$$

La solución de esta ecuación es relativamente simple pero no existe una solución analítica. Generalmente se dan soluciones numéricas, pero se puede decir que las alfas de pequeña señal son más grandes que las de DC a pequeños niveles de corriente, además ambas alfas se incrementan más rápidamente con la corriente en transistores que tienen una relación pequeña entre el ancho de la base y la longitud de difusión [2].

## 2.5 EL PROCESO DE ENCENDIDO

El proceso de encendido del tiristor por medio de gatillo puede ser dividido en tres intervalos distintos. El primero de estos sucede inmediatamente después de la aplicación de una corriente en el gatillo, este intervalo se observa como una etapa de retraso. Una corriente muy pequeña existe en este intervalo, así que la suma de las alfas se encuentra por debajo de la unidad, esta fase se termina en algún punto de corriente donde las alfas suman más de uno, lo que causa un abrupto incremento en la conducción y el inicio de una etapa de rápido aumento de corriente. La acción de los transistores tiene un importante papel en este proceso.

Supóngase que se tiene un tiristor que está en su modo de bloqueo, al cual se le aplica una corriente de gatillo. Al principio el transistor N2-P2-N1 (Figura 2.2) comienza a conducir, esto produce un flujo de electrones de N2 a N1, así como una inyección de huecos desde el emisor P1, esto para mantener la neutralidad de carga. La mayoría de estos huecos son transportados a P2 por la acción del transistor P2-N1-P1, por lo que tanto electrones como huecos cruzan la región de agotamiento de la unión J2.

Como  $\alpha_{npn} > \alpha_{pnp}$ , se deduce que el flujo de electrones predomina a través de la región de agotamiento. El efecto de esta carga en movimiento en la región de agotamiento es incrementar la región N1 y reducir la región P2. Como el nivel de impurificación es menor en la región central N1 la mayor parte de la expansión de la región de agotamiento se da aquí. De esta manera, un mecanismo que termina la etapa de retraso en el tiristor es por medio de la inyección de corriente en el gatillo, que a su vez incrementa el ancho de la región de agotamiento asociada a la unión en bloqueo, así que el rompimiento por alcance (punchthrough) se da, lo que genera un incremento abrupto de la corriente de polarización directa, que al final provoca que la suma de las alfas exceda la unidad, en este punto la región de agotamiento desaparece y el intervalo de subida comienza.

En realidad, la corriente que marca el fin del retraso de encendido se alcanza un poco antes de que se dé el alcance (punchthrough), en parte lo anterior es debido a que la inyección inicial de electrones en la región de relativa alta resistividad N1 (Figura 2.1), crea un campo eléctrico que ayuda al flujo de huecos desde P1, de esta manera la acción es

considerablemente más rápida que si el movimiento de huecos se debiera solamente a la difusión. Además el crecimiento de la zona de agotamiento en J2 provoca una compresión en la carga de la región N1, a través de J1, esto significa un incremento en el gradiente de la concentración de portadores minoritarios en el límite de la zona de agotamiento, que implica un incremento en la corriente de ánodo inyectada. Por último la ganancia de corriente del transistor *p-n-p* se incrementa con la reducción del ancho de su base. Todos estos efectos aceleran el incremento de la corriente hasta que comienza la etapa de subida.

El intervalo de retardo en el encendido  $t_d$  es una consecuencia directa del proceso descrito en el párrafo anterior, y siempre es mayor que la suma de los tiempos de tránsito de los portadores de carga en las bases.

En general, tiristores de alto voltaje tienen grandes tiempos de encendido porque sus bases son relativamente grandes, además el tiempo de encendido depende del ancho de la región de carga espacial en J2 antes de la aplicación de la corriente en el gatillo. De aquí se puede ver que el tiempo de encendido será menor cuando el voltaje de ánodo a cátodo  $V_{AK}$  sea mayor, ya que esto causa una región de agotamiento mayor. En la práctica, también se observa que el tiempo de encendido es inversamente proporcional a la corriente aplicada en el gatillo, es decir que una determinada cantidad de carga es necesaria para encender el dispositivo en determinada condición de polarización.

La siguiente etapa en el proceso de encendido del tiristor es el tiempo de subida  $t_r$ , el cual inicia una vez que el proceso de retroalimentación está presente (Figura 2.5 b). Se puede obtener una solución aproximada por medio del método de control de carga. Si se denomina a  $Q_{N1}$  y  $Q_{P2}$  a la carga almacenada en las regiones N1 y P2 respectivamente, entonces las ecuaciones de control de carga son:

$$\frac{dQ_{N1}}{dt} = \alpha_{npn} \cdot I_K \quad (2.15)$$

$$\frac{dQ_{P2}}{dt} = \alpha_{pnp} \cdot I_A + I_G \quad (2.16)$$

Los efectos de generación-recombinación en ambas regiones pueden ser ignorados dado que su anchura es pequeña comparada con la longitud de difusión, por lo que:

$$\alpha_{npn} \cdot I_K = \frac{Q_{P2}}{t_{P2}} \quad (2.17)$$

en donde  $t_{P2}$  es el tiempo de tránsito a través de la región P2, de manera similar:


$$\alpha_{pnp} \cdot I_A = \frac{Q_{N1}}{t_{N1}} \quad (2.18)$$

Combinando estas ecuaciones se tiene que:

$$\frac{d^2 Q_{N1}}{dt^2} - \frac{Q_{N1}}{t_{N1} t_{P2}} = \frac{I_G}{t_{P2}} \quad (2.19)$$

La solución de esta ecuación tiene un crecimiento exponencial con un tiempo de subida igual a  $t_{\tau} = (t_{N1} t_{P2})^{1/2}$ . El tiempo de caída para voltaje de ánodo a cátodo está dado por esta cantidad también.

La terminación de este intervalo de subida indica el punto a partir del cual la conducción se lleva a cabo. La discusión anterior considera un modelo unidimensional y una estructura *n-p-n-p*, cuando en realidad el proceso de encendido es bidimensional. En un principio sólo una pequeña área del cátodo comienza a conducir, tal como en un transistor la corriente de base produce una región en la que existe una alta densidad de corriente. Por lo que el encendido se realiza primero alrededor de una pequeña área cercana al contacto de gatillo.



*Figura 2.5 Intervalos durante el proceso de encendido: a) Corriente de gatillo b) Corriente de ánodo c) Voltaje de ánodo.*

Una vez que esta área empieza a conducir, el gatillo pierde control y esta pequeña área de conducción se encarga de suministrar la corriente necesaria para encender las áreas adyacentes, hasta que el proceso de conducción abarca totalmente el área de contacto del dispositivo. De esta manera aunque el proceso inicial de conducción aparece inicialmente en una pequeña área cuando la suma de las alfas de pequeña señal suman uno, el proceso de encendido está completo hasta que la suma de las alfas de DC llegan a este valor. El tiempo que tarda esta etapa del encendido del tiristor es llamada tiempo de esparcimiento  $t_S$ .

El fin del proceso de encendido depende del tipo de circuito en el cual el tiristor esté operando. Si el tiristor está conectado con una carga resistiva la corriente está disponible para circular en esa pequeña región desde el primer momento. Esto puede causar fallas debidas a un sobrecalentamiento en un solo punto, de aquí se puede decir que un menor tiempo de esparcimiento mejora los problemas relativos a la disipación de calor.

## 2.6 EL EFECTO DE $di/dt$

Se puede hacer una aproximación del comportamiento del incremento de la temperatura en un tiristor, considerando que la corriente de ánodo y el voltaje de ánodo a cátodo son funciones lineales en el tiempo. La velocidad de esparcimiento está dada por  $u_S$  que se toma como constante a través de todo el proceso. Se considera una estructura circular, donde el gatillo de radio  $r_0$  está en el centro. Durante el intervalo de encendido:

$$i_A = \frac{dI_A}{dt} t \quad (2.20)$$

$$v_{AK} = V_{AK} \left( 1 - \frac{t}{t_f} \right) \quad (2.21)$$

y el radio aumentará de la siguiente manera:

$$r = r_0 + u_S t \quad (2.22)$$

En las ecuaciones anteriores  $V_{AK}$  es el voltaje de ánodo a cátodo en estado estable,  $t_f$  es el tiempo de caída,  $i_A$ ,  $v_{AK}$  y  $r$  son las variables dependientes del tiempo.

La potencia disipada instantáneamente está dada por:

$$i_A v_{AK} = V_{AK} \frac{di_A}{dt} \left( 1 - \frac{t}{t_f} \right) \cdot t \quad (2.23)$$

El área en la cual se realiza el proceso de encendido es:

$$A = \pi \left( (r_0 + \mu_s t)^2 - r_0^2 \right) \quad (2.24)$$

así que la densidad de potencia está dada por:

$$P = \frac{V_{AK} \frac{di_A}{dt} \left( 1 - \frac{t}{t_f} \right) \cdot t}{\pi \left( (r_0 + \mu_s t)^2 - r_0^2 \right)} \quad (2.25)$$

y por último el aumento de la temperatura en la región está dado por:

$$\Delta t = \frac{1}{\rho C} \int_0^{\infty} P dt \quad (2.26)$$


donde  $\rho$  es la densidad del silicio y  $C$  es el calor específico del mismo. Observando las ecuaciones anteriores se nota que el aumento de temperatura es proporcional al voltaje de ánodo a cátodo antes del encendido, así como al cambio de la corriente de ánodo con respecto al tiempo. El parámetro  $di/dt$  disponible en un determinado dispositivo es importante y no debe ser excedido en las aplicaciones, el tiempo que tarde en encender el dispositivo ayuda a que el  $di/dt$  aplicado sea menor. Usualmente  $di/dt$  se especifica en las hojas de datos para alguna condición de conmutación repetitiva, que sea común para diversas aplicaciones.

### 2.6.1 Mejoramiento de $di/dt$

Aumentar la capacidad de  $di/dt$  puede ser realizado de manera sencilla aumentando el área de contacto del gatillo, lo que hace que el área de encendido inicial sea mayor, haciendo que la densidad de corriente sea menor. Una ventaja adicional de aumentar el área del gatillo es que elimina los efectos de las diferencias que existen en la estructura del semiconductor debido al proceso de fabricación y que afectan el proceso de esparcimiento.

Otra técnica que se puede usar, pero implica un compromiso con otras características de desempeño del tiristor es disminuir la relación de  $W/L$  para la región N1, donde  $W$  es el ancho de la región y  $L$  es la longitud de difusión de los portadores de carga. Esto se puede hacer aumentando el tiempo de vida por medio de un cambio en el nivel de impurificación o disminuyendo el ancho de la región N1, con sus respectivos efectos.

Una técnica adicional consiste en hacer el contacto de cátodo pequeño de manera que se genere una caída de voltaje de un punto "a" hacia otro "b" como se muestra en la Figura 2.6, así durante los primeros instantes del encendido se crea un campo eléctrico lateral en la región N2, el cual ayuda en la dispersión de la zona de conducción en todo el cátodo. Esta solución se ilustra en la figura 2.6



*Figura 2.6 Generación de un campo lateral.*

Otra técnica para mejorar  $di/dt$  consiste en hacer que ninguna parte del cátodo sea mayor a cierta distancia máxima permitida del electrodo del gatillo. Para esto se requiere el uso de electrodos de gatillo de gran perímetro.

Soluciones a estos requerimientos incluyen formas intercaladas de regiones cátodo y gatillo por ejemplo en forma de espiral llamado involutivo. Las desventajas de esta técnica son:

1. La necesidad de fotolitografías de mayor resolución, lo que implica un mayor costo en la fabricación del dispositivo
2. El área efectiva del semiconductor, es decir, de ánodo a cátodo es comparativamente menor, disminuyendo así la capacidad de corriente.

## 2.7 EL EFECTO DE $dv/dt$

En un tiristor durante el modo de bloqueo, ciertas condiciones transitorias pueden hacerlo conmutar al modo de conducción a voltajes mucho menores que el voltaje de rompimiento. Esto depende del voltaje existente de ánodo a cátodo y la velocidad con que éste cambie. Este efecto es debido a que durante el modo de bloqueo en directa la unión J2 está inversamente polarizada y tiene una región de agotamiento asociada con esta unión (Figura 2.2). En estado estable la corriente en directa está conformada por una combinación de la generación de carga en la región de agotamiento, por la corriente de fuga debida a difusión y por la acción transitoria. Durante un transitorio es posible que una corriente adicional circule por esta unión, la magnitud de dicha corriente es:


$$i = C \frac{dv}{dt} \quad (2.27)$$

donde  $C$  es la capacitancia de unión que está determinada por los niveles de impurificación del semiconductor y el voltaje instantáneo que exista entre los extremos de la unión. Esta corriente adicional hace que la suma de las alfas sobrepase la unidad durante una etapa transitoria lo que genera una conmutación prematura o fallida.

### 2.7.1 Mejoramiento de $dv/dt$

Una técnica para modificar la razón  $dv/dt$  de un tiristor es polarizar de manera inversa el voltaje de gatillo a cátodo. Esto asegura que la corriente adicional producida por el capacitor de la zona de agotamiento sea removida por el gatillo y así no afecte el valor de las alfas. Un segundo método consiste en reducir los tiempos de vida de los portadores de carga de las regiones N1 y P2, aunque nuevamente el desempeño en conducción directa se vea degradado.

Otra técnica efectiva es usar una estructura de cátodo en corto, de este modo la corriente adicional debida a la capacitancia es desviada por la unión del emisor y no afecta la ganancia del transistor  $n-p-n$  a excepción en niveles muy altos de inyección de corriente. El uso de muchos cortos como se muestra en la figura 2.7 permite que altas corrientes circulen de manera lateral hacia P2 sin polarizar de manera directa N2-P2 así la capacidad de  $dv/dt$  aumenta con el número de cortos realizados.



*Figura 2.7 Cortos de cátodo.*

En un dispositivo es normal colocar hasta 100 cortos. Realizar un gran número de cortos reduce el área de conducción, además se debe tener en cuenta que otra de las características que se mejora con este corto es el voltaje de rompimiento en directa, pero para el caso del mejoramiento del voltaje de ruptura en directa con un pequeño número de cortos se logra el máximo voltaje de ruptura posible por este método.

## 2.8 RECUPERACIÓN EN REVERSA

Se debe hacer una distinción entre el apagado y la recuperación en un tiristor. El apagado significa que su corriente en directa sea reducida a cero. Una recuperación completa, sucede sólo cuando el dispositivo regresa de su estado de conducción a su estado de bloqueo en directa. Aún y con un nuevo incremento en el voltaje aplicado, además requiere que el valor de  $dv/dt$  regrese a su valor original. Es común llamar al tiempo de recuperación completa como tiempo de apagado, este parámetro es muy importante en el diseño de aplicaciones.

La forma más sencilla de apagar un tiristor es reducir su corriente de conducción por debajo de su corriente de sostenimiento, posteriormente la carga almacenada en las bases debe disminuir por la misma recombinación, hasta que la suma de alfas sea menor a uno. Otra forma es desconectar la carga y que el tiristor vea una carga mucho mas alta. De igual manera la disminución se da por recombinación. Ambos procesos son por naturaleza relativamente lentos, debido a los largos tiempos de vida que se requieren para un desempeño en conducción directa aceptable. En cualquiera de las dos situaciones, si la densidad de portadores que quedan almacenados se encuentra arriba de cierto nivel y se vuelve a aplicar un voltaje entre ánodo y cátodo, es posible que el dispositivo regrese a su modo de conducción aún y cuando se espera que se encuentre en su modo de bloqueo.

Una forma de evitar este problema y que no depende del tiristor mismo es aplicar un voltaje negativo en la compuerta, esto provoca una corriente por medio de la cual algunos de los portadores almacenados pueden ser extraídos, acelerando el proceso de recuperación completo.

### **2.8.1 Mejoramiento del tiempo de recuperación**

Se ha dicho que la concentración de portadores en las regiones de base debe caer por debajo de cierto nivel crítico para que el dispositivo se mantenga de manera estable en su estado de bloqueo cuando se aplica de nuevo un voltaje. La técnica para mejorar este tiempo debe estar relacionada con la rápida desaparición o remoción del exceso de portadores en las regiones de base, así que la reducción en el tiempo de recuperación puede ser realizada desde el diseño del dispositivo, y también por medio del circuito encargado de controlar la terminal de gatillo.

Se toma como  $I_0$  la magnitud de la corriente que circula por el dispositivo, esta corriente se reducirá exponencialmente con una constante de tiempo. Dicha constante está relacionada con el tiempo de vida de los portadores de carga minoritarios. Entonces esta corriente será menor a la corriente de sostenimiento  $I_H$ , en un tiempo proporcional a  $\tau \ln(I_0/I_H)$ . Por lo tanto el tiempo de recuperación es proporcional a este término. Incrementar la corriente de sostenimiento representa una técnica para reducir el tiempo de apagado en el SCR, desafortunadamente esa técnica no está disponible cuando el dispositivo contiene cortos de cátodo. Adicionalmente la dependencia del tiempo de recuperación con la corriente de sostenimiento es logarítmica, por lo que no es una manera efectiva de regular el tiempo de recuperación.

Por último, se puede disminuir el tiempo de recuperación reduciendo el tiempo de vida de los portadores de carga de las regiones N1 y P2. En general una reducción en el tiempo de vida por un factor  $K$  reduce el tiempo de recuperación en un décimo de  $K$ . El uso de pequeños tiempos de vida en un tiristor está acompañado de efectos laterales no deseados. En primera, el voltaje entre terminales en directa depende de  $(d/L)^2$  donde  $d$  representa el diámetro de los cortos del cátodo y  $L$  es la longitud de difusión de los portadores de carga.

Además este voltaje en conducción se incrementa con la corriente, también la velocidad de esparcimiento varía con la raíz cuadrada del tiempo de vida. Así que como se había mencionado previamente las características de estado estable y las capacidades transitorias de manejo de corriente se ven afectadas negativamente con este proceso.

## **2.9 REFERENCIAS**

- [1] S. K. Gandhi, "*Semiconductor Power Devices*", John Wiley & Sons, USA 1977.
- [2] N.C. Voulgaris, "*On the variation of small-signal alphas of a p-n-p-n devices with current*", Solid State Electronics Pergamon Press, Vol. 10, pp 641-648 Great Britain 1967.

# **CAPÍTULO III**

## **MODELOS SPICE PARA EL SCR**

---

En las siguientes secciones se analizan diversos modelos encontrados para modelar el SCR en SPICE, a saber, divididos por su forma general en: modelos de transistores complementarios y modelos basados en el comportamiento. En la discusión también se mencionan las ventajas y las desventajas de los modelos estudiados.

El capítulo incluye los siguientes puntos:

- Se muestra que el circuito de dos transistores en retroalimentación presenta problemas para su simulación en SPICE por lo que se dan algunas soluciones para este problema.
- Se hace un análisis de 4 modelos para el SCR.
- Se observa cómo algunos de los modelos de dos transistores utilizan esta estructura sólo para la función de retroalimentación por lo que algunos de los parámetros que se le asignan a los transistores exceden las características físicas que corresponden a la realidad dentro del SCR.
- Se muestra un modelo de dos transistores que tiene una mayor relación con la física del SCR llamado modelo de Hu-Ki.
- Con relación a los modelos basados en el comportamiento se observa que un modelo más elaborado como el de PSPICE simula adecuadamente las características de los SCR, pero las tablas y funciones que contienen los bloques de simulación son confusas y el enfoque que tienen es el de entradas y salidas, dejando la física del dispositivo como un factor de segunda importancia.

A los modelos encontrados se les realizan diversas pruebas para verificar su desempeño. Se tomó un SCR en particular el 2N5063 de Teccor, pues de este SCR se encontraron varios modelos, éste además es similar en algunas características al dispositivo que se estudia en los capítulos IV y V (MCR100-8 de On Semiconductors). Por último en la sección 3.4.6 se hace un resumen de los resultados obtenidos.

### **3.1 EL CIRCUITO DE TRANSISTORES COMPLEMENTARIOS**

Una característica distintiva del circuito de dos transistores retroalimentados, presentado en la sección 2.2, es la capacidad de presentar Resistencia Negativa Diferencial y un comportamiento de conmutación regenerativo, aún sin fuentes internas independientes.

Como en este modelo se observa un comportamiento mayormente no lineal, se usa por lo general el modelo del transistor de Ebers-Moll. Sin embargo, se ha demostrado en [1] que las rutinas de SPICE al resolver circuitos con esta configuración de monopuerto no presentan las características de Resistencia Negativa Diferencial (NDR). De hecho se demuestra también en [2] que el modelo presenta problemas en la simulación de circuitos derivados de la topología de los dos transistores, esto, podría en principio atribuirse a que ciertas características del transistor no están contempladas en el modelo de Ebers-Moll en SPICE. Lo anterior sugeriría que dentro del modelo del transistor en SPICE, se utilizarán más parámetros para representar un modelo más elaborado como el de Gummel-Poon, pero en realidad el problema tiene su origen en otras condiciones que se explican a continuación.

Los problemas en la simulación del circuito que contiene solamente dos transistores son debidos a que estos no se encuentran polarizados de manera tal que puedan amplificar corriente. En [2] se da una explicación del porqué la aparente falla de SPICE, de hecho se demuestra que la estructura de dos transistores retroalimentados no puede mostrar características de NDR, ni de retroalimentación positiva. En el mismo artículo, se muestra que añadir resistencias que a primera vista pudiera parecer un medio de ajustar las características del modelo, tiene un significado real en dos sentidos, por un lado las resistencias tienen una contraparte física en el tiristor y por otro lado sin estas resistencias la retroalimentación no sería posible.

Lo anterior se resume en el siguiente enunciado:

Todos los monopuertos controlados por corriente contruidos con dos transistores complementarios con el modelo de Ebers-Moll, sin resistencias y sin fuentes independientes internas, no pueden mostrar un comportamiento de resistencia diferencial negativa [2].

Como la estructura que se está estudiando (SCR) muestra en cierto momento (al encenderse) una resistencia negativa, basándose en los resultados anteriormente mencionados, es evidente que el modelo necesita incluir resistencias. Antes de continuar es necesario indicar que el modelo de SPICE para el transistor bipolar incluye resistencias, una por cada terminal, pero como el resultado final es un subcircuito por el momento se seguirá considerando estas resistencias como externas al transistor, una razón para esto es la mayor facilidad al editar el subcircuito por medio de resistencias externas, que con resistencias asociadas a los contactos internos. Además existe otra causa más importante la cual se explica en el siguiente párrafo.


Se debe resaltar, que en esta topología de un puerto la corriente de entrada debe ser igual a la suma de las corrientes de base de los transistores  $p-n-p$  y  $n-p-n$ , esto crea limitantes en la corriente máxima a la cual la resistencia negativa pudiera presentarse, esta existencia de solo dos caminos para la corriente (los de las bases) da por resultado que añadir resistencias en serie con cualquiera de los caminos de la corriente no harán que la resistencia negativa se presente. Las resistencias que incluye el modelo de SPICE para el transistor bipolar representan resistencias en serie.

Para añadir estas resistencias se pueden considerar tres opciones, las cuales se muestran en la figura 3.1. Estas tres topologías se obtienen de realizar las siguientes modificaciones:

- Colocar una resistencia entre las bases de los transistores.
- Colocar una resistencia de la base de algún transistor a la terminal del monpuerto, esta configuración tiene una relación más cercana a la realidad pues la resistencia añadida representa los cortos de ánodo o emisor.
- Colocar una resistencia entre el emisor y colector de un transistor.

Las topologías pueden presentar nuevas configuraciones. De los circuitos (b) y (c) se pueden obtener otras variantes colocando la resistencia en la misma posición, pero en el transistor contrario. Otra topología posible es colocar una resistencia en paralelo con todo el monpuerto, pero esta configuración es equivalente a tener los transistores sin resistencias y no presenta resistencia negativa.


Del circuito (b) de la figura 3.1 se hizo una serie de simulaciones para comprobar su funcionamiento, en [2] el resultado tiene un error en la escala en el eje del voltaje, aquí el error ha sido corregido. La figura 3.2 muestra el resultado y en el apéndice A.1 se muestra el listado para la simulación en SPICE para un solo valor de resistencia.



*Figura 3.1 Posibles topologías con una resistencia para el par de transistores complementarios.*

El valor de la resistencia agregada varía desde  $5\Omega$  hasta  $75\Omega$ , la curva que no presenta rompimiento en la gráfica es la que corresponde al circuito con la resistencia de  $75\Omega$ , y la curva más pequeña corresponde al circuito con la resistencia de  $5\Omega$ . La beta de ambos transistores es 99. De la figura se observa que el rompimiento tiende a desaparecer si se aumenta el valor de la resistencia, esto debido a que la estructura se parece cada vez más al circuito original sin resistencias. Adicionalmente, si el valor de la resistencia se reduce mucho, la tendencia es a cortocircuitar una o más de las uniones  $p-n$ , haciendo que la estructura de retroalimentación desaparezca.

Como se mencionó anteriormente, la resistencia que se añade en el circuito 3.1 (b) en algunos SCR tiene un significado real cuando estos incluyen cortos de cátodo, pero en los casos en el que el SCR no contiene estos cortos, como es el caso del dispositivo que se analiza en los capítulos IV y V esta impedancia se representa con un valor muy grande en relación con los utilizados en esta simulación.



*Figura 3.2 Resultado de la simulación del circuito 3.1 b.*

El análisis de esta estructura monopuerto es también útil para evitar los problemas de cerradura (*latchup*) en circuitos CMOS. La tecnología CMOS presenta esta característica no deseable debido a los transistores parásitos inherentes a su estructura, una posibilidad para evitar estos efectos está relacionada con el diseño del layout, que a su vez está relacionada con la reducción de la ganancia de corriente en los transistores parásitos, lo anterior con la intención de que el encendido se presente de manera más lenta, Esto se aplica también en el diseño de tiristores, con los llamados cortos de emisor [3].

Desde el punto de vista de modelado del SCR, se puede ver a partir de los resultados obtenidos en SPICE, que la estructura de dos transistores junto con una resistencia simulan al menos una importante características de estos dispositivos, esta es el voltaje de ruptura en directa  $V_{BF}$ , La forma en que observa esta característica se ilustra en la figura 3.3.

De los circuitos mostrados en la figura 3.1 [2]:

- El circuito 3.1 (a) presenta características para modelar circuitos de dos transistores con voltajes de ruptura de unos cuantos Volts.
- El circuito 3.1 (b) sirve mejor para tiristores con un voltaje de ruptura arriba de unas decenas de Volts.
- Del circuito 3.1 (c) se derivan circuitos para el estudio del fenómeno de cerradura en la tecnología CMOS.




Figura 3.3 La característica de Voltaje de ruptura en directa se observa en la gráfica.

## 3.2 MODELOS DE SPICE PARA SCR


De un SCR en particular, el 2N5063 de Teccor, se consiguieron tres modelos, uno del fabricante, y dos de empresas dedicadas a hacer versiones de SPICE (PSPICE de ORCAD, e Intusoft). Los modelos proporcionados por Teccor e Intusoft resultaron ser idénticos. El modelo de Teccor/Intusoft está basado en el par de transistores complementarios y el de PSPICE de ORCAD es un modelo basado en el comportamiento. Además se incluye un modelo sencillo basado en su comportamiento, del cual parten modelos más elaborados.

### 3.2.1 Modelo de transistores complementarios con elementos adicionales

En la figura 3.4 se muestra la topología del circuito con dos transistores complementarios encontrada en los modelos de Intusoft/Teccor. Los elementos que contiene el circuito y su función se describen a continuación:

- La resistencia  $R_F$  es parte del camino de corriente en modo de bloqueo bajo polarización directa.
- La resistencia  $R_R$  es parte del camino de corriente en modo de bloqueo bajo polarización inversa.
- La resistencia  $R_{GK}$  está asociada con los cortos de cátodo y también es necesaria para que la simulación del par de transistores presente características regenerativas.

- La resistencia  $R_G$  se identifica claramente con la resistencia del gatillo, además esta resistencia tiene la función de ajustar el voltaje necesario en el gatillo para generar la corriente de encendido.
- La resistencia  $R_K$  está directamente asociada a la resistencia de contacto del cátodo, en este modelo en particular, se observa que es muy baja, además de su significado físico, esta resistencia se puede utilizar para hacer un ajuste en el voltaje de encendido ( $V_{ON}$ )
- El diodo  $Z_F$  determina el voltaje máximo de ruptura en polarización directa, lo anterior indica que la simulación en SPICE del circuito sin este diodo rompería en un voltaje mucho mayor.
- El diodo  $Z_R$  determina el voltaje máximo de ruptura en polarización inversa.
- El diodo  $D_{GK}$ , representa bajo polarización directa la unión del gatillo con el cátodo que presenta ruptura por avalancha entre los 15V y 40V.



*Figura 3.4 El modelo de dos transistores para el SCR 2N5063.*

El listado del subcircuito se encuentra en el apéndice A.2 y la hoja de datos para el 2N5063 se incluye en el apéndice A.3.

Los transistores en el circuito de la figura 3.4 tienen una corriente de fuga  $I_S$  pequeña con un valor de  $320 \times 10^{-15}$  A, para así, dejar que las corrientes de fuga circulen por los caminos que se muestran en las figuras 3.5 (polarización directa) y 3.6 (polarización reversa), en estas se observan los caminos principales de la corriente, en cuatro de sus posibles estados de operación: bloqueo reversa (3.5 a), bloqueo en directa (3.6 a), ruptura en reversa (3.5 b) y ruptura en directa (3.6 b). Se debe resaltar que estos caminos son sólo para propósitos del modelado, y no guardan relación con la estructura física, pues las resistencias y diodos que se declaran en el subcircuito no existen.

En este modelo se asigna a los transistores las funciones de retroalimentación positiva y de resistencia negativa (encendido y apagado) y a los diodos y resistencias, (exceptuando  $R_G$ ) el ajuste de las corrientes de fuga y voltaje entre ánodo y cátodo. Cuando el circuito pasa al estado de encendido el camino de corriente es a través de los transistores.

Los valores de las ganancias de corriente de los transistores siguen cierta relación con la construcción física del mismo, asignando la mayor de las ganancias al transistor  $n-p-n$  (Beta=100). Físicamente el transistor  $n-p-n$  tiene una base de menor espesor y un nivel de impurificación en el emisor mayor, dichas características le dan una mayor ganancia, aunque los resultados obtenidos en el simulador ISE (Capítulo IV) para un SCR similar, indican que la ganancia beta de corriente es mucho menor a 100.


En cuanto a la beta de valor 1 que se le asigna al transistor  $p-n-p$ , se debe a que su estructura es de menor ganancia, además en los casos en que existe un corto de cátodo, la ganancia de corriente y la contribución de este transistor al encendido es menor.

Otro parámetro que es utilizado en el modelo es el tiempo de tránsito ideal  $TF$ , el cual es un factor determinante en la acumulación de carga en los capacitores parásitos [4], con este parámetro se puede ajustar parte de la respuesta en el tiempo de apagado.


### 3.2.2 Modelo simple basado en el comportamiento

El funcionamiento de un SCR puede ser descrito en términos generales como un interruptor con características de encendido y apagado especiales. Dicho interruptor conduce corriente en un sólo sentido, por lo tanto es posible hacer un modelo para el SCR partiendo de un interruptor y un diodo. Un interruptor activado por voltaje o corriente puede ser utilizado para estos propósitos. La activación del interruptor debe estar determinada por un conjunto de condiciones relacionadas al Voltaje de ánodo a cátodo  $V_{AK}$  y la corriente en la compuerta  $I_G$ .

Partiendo de la idea expuesta anteriormente se pueden desarrollar distintas configuraciones, entre las cuales la variación principal será la forma de controlar la activación del interruptor. Adicionalmente algunas características como la caída de voltaje y el tiempo de recuperación pueden ser ajustados por medio de los parámetros internos del diodo.



**Figura 3.5 a) Camino de corriente en bloqueo en polarización directa.**  
**b) Camino de corriente después del voltaje de ruptura en polarización directa.**



**Figura 3.6 a) Camino de corriente en bloqueo en polarización inversa.**  
**b) Camino de corriente después del voltaje de ruptura en polarización inversa.**

Un ejemplo de este tipo de modelos se encuentra en [5] el cual se muestra en la figura 3.7 el listado del subcircuito se encuentra en el apéndice A.4.




Figura 3.7 Modelo basado en un interruptor y un diodo.

El modelo se explica de la siguiente manera:

- Se considera un voltaje aplicado en la terminal de ánodo, teniendo la terminal de cátodo como referencia, en este momento el interruptor  $S_1$  está abierto y sólo presenta la resistencia de apagado.
- Al aplicar un voltaje en la terminal de gatillo, en la resistencia  $R_G$  se produce una corriente igual a  $V_G / R_G$ , esta misma corriente circula por la fuente  $V_X$ , esta fuente de 0V funciona como un sensor de corriente para la fuente de corriente controlada por corriente  $F_1$ . La fuente  $F_1$  es de tipo polinomial, como se observa en la figura 3.7, en este momento la corriente que entrega  $F_1$  tiene un valor de  $50 \cdot I_G$ , 50 es uno de los coeficientes del polinomio.
- Pero como en cualquier momento  $I(F_1) = 50 \cdot I_G + 11 \cdot I_A$ , esta corriente  $I(F_1)$  produce un incremento de voltaje en un nodo que controla a la misma fuente  $F_1$ , esto hace circular parte de la corriente por la resistencia  $R_T$ , y como el nodo al que está conectado  $R_T$  es el que regula la apertura del interruptor  $S_1$ , la corriente  $I_A$  se incrementa también, por lo que se produce un efecto regenerativo que termina por cerrar el interruptor. El interruptor se mantiene cerrado aún y si se retira el voltaje inicialmente aplicado en la compuerta.

- En cuanto al proceso de apagado en este modelo ocurre cuando una corriente circula en sentido contrario, es decir, de cátodo a ánodo, para esta condición es necesario que el voltaje de compuerta  $V_G$  ya no esté presente, si éste es el caso, la corriente de  $F_I$  circula en sentido contrario, haciendo que el voltaje producido por la resistencia  $R_T$  lo haga del mismo modo, y regresando el valor de la impedancia del interruptor a su valor más alto.

El modelo presenta un problema en el proceso de apagado, pues no es posible que exista una corriente de cátodo a ánodo, si el único camino posible contiene al diodo  $D_T$  en polarización inversa. En realidad el modelo original que se explica no incluye al diodo  $D_T$ , el autor de este modelo lo incluye para solucionar problemas que surgen al conectar varios tiristores, como en un rectificador trifásico [5]. Esa es la razón principal por la cual este modelo no se eligió para su posterior desarrollo. Una posible solución es incluir una resistencia de alta impedancia junto con una fuente de 0V como sensor de corriente e incluir esta corriente en el polinomio de  $F_I$ .

Otra desventaja del modelo es que necesariamente el voltaje de la compuerta está en referencia a la terminal de cátodo. Este modelo no fue simulado, pues el procedimiento para obtener sus parámetros no está especificado.

### 3.2.3 Modelo basado en el comportamiento de PSPICE

El programa de simulación PSPICE de ORCAD entre sus librerías contiene una dedicada a tiristores. La librería contiene algunos modelos basados en el par de transistores complementarios con elementos adicionales, similar al explicado en la sección 3.2.1, pero además incluye otros modelos. Uno de los modelos de ORCAD se basa exclusivamente en los dos transistores, un diodo y una resistencia (modelo de Hu-Ki) explicado en la sección 3.2.4. El otro modelo el cual es utilizado dentro de la librería ampliamente es un modelo propio, que se basa inicialmente en un diodo y un interruptor, basado en el modelo básico explicado en la sección anterior, pero además contiene un conjunto complejo de fuentes controladas por tablas, las cuales incluyen los parámetros más importantes del tiristor, la principal ventaja de este modelo es que sólo es necesario tomar los datos del fabricante y colocarlos en un archivo que genera el modelo. Los parámetros que se necesitan conocer son los siguientes:

- $V_{drm}$  Voltaje de ruptura en directa.
- $V_{rrm}$  Voltaje de ruptura en inversa.
- $I_{drm}$  Corriente máxima de bloqueo.
- $I_h$  Corriente mínima de mantenimiento.
- $dv/dt$  Valor crítico para el encendido por  $dv/dt$ .
- $I_{gt}$  Corriente de gatillo de encendido.
- $V_{gt}$  Voltaje de gatillo de encendido.
- $V_{tm}$  Voltaje en encendido (mínimo).
- $I_{tm}$  Corriente en encendido.
- $T_{on}$  Tiempo de encendido.
- $T_{off}$  Tiempo de apagado.

Estos parámetros se toman directamente de la hoja de datos del fabricante, generalmente se usa el valor típico, pero en caso de no contar con éste se utiliza el valor mínimo o máximo (buscando el peor caso), a excepción de  $I_{drm}$ , para el cual se utiliza el máximo. El modelo no toma en cuenta dependencias de temperatura, pero se debe de notar que algunos parámetros críticos como  $V_{drm}$ ,  $T_{off}$ ,  $dv/dt$ , dentro de las hojas de datos están dados para un rango de temperatura, por lo que el modelo puede exhibir cierto grado de tolerancia [6].

Entre las desventajas del modelo basado en el comportamiento, se encuentra que no toma en cuenta la estructura interna del semiconductor, y que no tiene incluida ninguna relación con la temperatura así como que las relaciones de algunos de sus bloques no son del todo claras, sobre todo las tablas de valor que controlan las fuentes de corriente. El circuito se muestra en la figura 3.8. El listado de modelo de PSPICE de ORCAD se incluye en el apéndice A.5.





Figura 3.8 Circuito del modelo basado en el comportamiento de PSPICE de ORCAD para el 2N5063.

### 3.2.4 Modelo basado en el par de transistores simplificados basado en la física del semiconductor (modelo de Hu-Ki)

Un modelo que toma en cuenta las ecuaciones del modelo del transistor en SPICE para modelar al SCR utilizando en mayor medida los parámetros de transistor es el llamado modelo de Hu-Ki [7], el modelo es sencillo en cuanto a su estructura, contiene dos transistores, una resistencia (asociada con el *shunt* de cátodo) y un diodo, el cual se encarga del voltaje de ruptura en polarización directa. El diagrama se muestra en la figura 3.9.




*Figura 3.9 Modelo del SCR de Hu-Ki.*

El modelo es aparentemente simple, pero sólo al utilizar dos transistores, un diodo y una resistencia el modelo cuenta con un gran número de parámetros, en concreto 40 para cada transistor y 14 para el diodo[8]. El método desarrollado por Ki y Hu [7] permite determinar 11 de estos parámetros, directamente de las hojas de datos del fabricante. Según este procedimiento para los restantes parámetros se utilizan los que tiene SPICE por default, pues el modelo del transistor que se está usando es el de Ebers-Moll y dicho modelo no requiere del uso de todos los parámetros disponibles para el transistor bipolar.

El modelo de Ebers-Moll del transistor fue usado en el método de Hu-Ki pues para las características que reproduce, los efectos que incluyen modelos más elaborados no representan beneficio, con relación al número de nuevos parámetros que deben obtenerse.

El circuito equivalente considerando el modelo del transistor en SPICE se muestra en la figura 3.10. Internamente en SPICE cada uno de estos elementos del circuito equivalente es calculado de la siguiente manera [9]:



**Figura 3.10** Circuito equivalente del modelo de Hu-Ki.

- Resistencia de emisor:

$$r_{e1} = r_{e1} \quad (3.1)$$

- Corriente de colector 1 (*p-n-p*):

$$I_{C1} = I_{S1} \exp\left(\frac{V_{EB1}}{\theta}\right) - \exp\left(\frac{V_{CB1}}{\theta}\right) - \frac{I_{S1}}{\beta_{R1}} \left( \exp\left(\frac{V_{CB1}}{\theta}\right) - 1 \right) \quad (3.2)$$

- Corriente de base 1 (*p-n-p*):

$$I_{B1} = \frac{I_{S1}}{\beta_{F1}} \left( \exp\left(\frac{V_{EB1}}{\theta}\right) - 1 \right) + \frac{I_{S1}}{\beta_{R1}} \left( \exp\left(\frac{V_{CB1}}{\theta}\right) - 1 \right) \quad (3.3)$$

- Capacitancia base emisor 1 (*p-n-p*):

$$C_{BE1} = \frac{f_1 \cdot I_{S1}}{\theta} \cdot \exp\left(\frac{V_{EB1}}{\theta}\right) \quad (3.4)$$

- Capacitancia base colector 1 ( $p-n-p$ ):

$$C_{BC1} = \frac{\tau_{R1} \cdot I_{S1}}{\theta} \cdot \exp\left(\frac{V_{EB1}}{\theta}\right) \quad (3.5)$$

- Corriente en el diodo:

$$I_{DFOR} = \frac{I_{Sdiodo} \cdot \exp\left(\frac{V_{CB1}}{\theta} - 1\right)}{1 + \left(\frac{V_{CB1}}{V_{B0}}\right)^6} \quad (3.6)$$

- Corriente en el colector 2 ( $n-p-n$ ):

$$I_{C2} = I_{S2} \left( \exp\left(\frac{V_{BE2}}{\theta}\right) - 2 \cdot \exp\left(\frac{V_{BC2}}{\theta}\right) + 1 \right) \quad (3.7)$$

- Corriente de base 2 ( $n-p-n$ ):

$$I_{B2} = \frac{I_{S2}}{\beta_{F2}} \cdot \left( \exp\left(\frac{V_{BE2}}{\theta}\right) - 1 \right) + I_{S2} \left( \exp\left(\frac{V_{BC2}}{\theta}\right) - 1 \right) \quad (3.8)$$

- Capacitor base colector 2 ( $n-p-n$ ):

$$C_{BC2} = C_{JC2} \cdot (1 - V_{BC2})^{\frac{1}{2}} \quad (3.9)$$

- Resistencia de gatillo a cátodo:

$$R_{shunt} = R_{shunt} \quad (3.10)$$

donde  $\theta$  es .0259V

De las ecuaciones anteriores los parámetros que deben ser determinados para el modelo son [9]:

1.  $r_{e1}$  Resistencia de emisor 1( $p-n-p$ ).
2.  $I_{S1}$  Corriente de saturación ( $p-n-p$ ).
3.  $\beta_{f1}$  Ganancia de corriente en polarización directa ( $p-n-p$ ).
4.  $\beta_{R1}$  Ganancia de corriente en polarización inversa ( $p-n-p$ ).
5.  $\tau_{f1}$  Tiempo ideal de tránsito polarización directa ( $p-n-p$ ).
6.  $R_1$  Resistencia conectada de gatillo a cátodo.
7.  $I_{s\_diodo}$  Corriente de saturación del diodo.
8.  $V_{BO}$  Voltaje inverso de rompimiento del diodo.
9.  $I_{S2}$  Corriente de saturación ( $n-p-n$ ).

10.  $\beta_{F2}$  Ganancia de corriente en polarización directa (*n-p-n*).  
 11.  $C_{jC2}$  Capacitancia de base colector a 0V.

Estos parámetros para SPICE se pueden obtener a partir de las especificaciones del fabricante. La relación entre los datos del fabricante y los parámetros para SPICE se muestra en la Tabla 3.1.

Elemento	Parámetro	Obtenido de:									
		$I_H$	$I_{GT}$	$t_r$	$t_{on}$	$V_T$	$R_{on}$	$V_{BO}$	$dv/dt$	$t_q$	
R	R		√								
D	BV							√			
$Q_1$ ( <i>p-n-p</i> )	$\alpha_1 = \alpha_{R1}$	√	√								
	$\tau_{F1}$			√							
	$I_{S1}$	√	√			√					
	$R_{E1}$						√				
	$\tau_{R1}$									√	
$Q_2$ ( <i>n-p-n</i> )	$I_{S2}$	√	√			√					
	$C_{jC2}$	√			√					√	
	$\alpha_2 = 0.9$										

Tabla 3.1 Parámetros de los elementos del modelo y su relación con los datos de las hojas del fabricante.

En la tabla  $Q_1$  y  $Q_2$  representan a los transistores *p-n-p* y *n-p-n* de la figura 3.9, de igual manera D representa a *DFOR* y R a  $R_{shunt}$ . Cada uno de los elementos anteriores puede ser calculado por alguna combinación de los datos de la hoja de fabricante, todo los demás se asignan por default según lo indicado en el método. A continuación se enumeran los parámetros necesarios para obtener el modelo:

1.  $I_H$  Corriente de sostenimiento
2.  $I_{GT}$  Corriente de disparo
3.  $t_r$  Tiempo de subida
4.  $t_{on}$  Tiempo de encendido
5.  $V_T$  Voltaje mínimo en estado encendido  $V_{AK} = V_T + I R_{ON}$
6.  $R_{ON}$  Resistencia en estado encendido
7.  $V_{BO}$  Voltaje de ruptura en directa
8.  $t_q$  Tiempo de apagado

La conversión de los datos del fabricante se realiza de la siguiente manera:

**Características normales de operación:**

**Paso 1. Dado  $I_{GT}$  se obtiene  $R$  de:**

$$R = \frac{0.75(v)}{I_{GT}} \quad (3.11)$$

**Paso 2. Seleccionar:**

$$\alpha_2 = 0.9 \text{ ó } \alpha_2 = 0.95 \quad (3.12)$$

**Paso 3. Dado  $I_H$  e  $I_{GT}$  encontrar  $\alpha_1$  de:**

$$\alpha_1 = 1 - \alpha_2 + \frac{I_{GT}}{\alpha_2 \cdot I_H} \quad (3.13)$$

Si  $\alpha_1 > 0.9$  se deja en 0.9

**Paso 4. Dado  $t_r$ ,  $\alpha_1$  y  $\alpha_2$  se encuentra  $\tau_{f1}$  de:**

$$\tau_{f1} = \frac{(\beta_1 \cdot \beta_2 - 1)}{1.8 \cdot \beta_1} \quad (3.13)$$

**Paso 5. Dado  $V_T$  se obtiene  $I_{S1}$  e  $I_{S2}$  de:**

$$I_{S1} = I_{S2} = 10 \left( \frac{V_T + 0.74}{0.11} \right) \quad (3.14)$$

**Paso 6. Dado  $R_{ON}$  se calcula  $R_{E1}$  de:**

$$R_{E1} = R_{ON} \quad (3.15)$$

**Características de falla y transitorias:**

**Paso 7. Dado  $t_q$  se encuentra  $\tau_{R1}$  de:**

$$\tau_{R1} = 9t_q \quad (3.16)$$

**Paso 8. Si sólo se cuenta con  $t_r$ ,  $t_{on}$  se calcula de la siguiente manera:**

$$t_{on} = \frac{3t_r}{2} \quad (3.17)$$

**Dado  $I_H$ ,  $dv/dt$  y  $t_{on}$  se encuentra  $C_{JC2}$  de:**

$$C_{j_{C2}} = 0.41 \cdot I_H \cdot I_{S1} \sqrt{\left(\frac{t_{on}}{dv/dt}\right)} \quad (3.18)$$

Paso 9. Dado  $V_{BF}$ , se obtiene el voltaje de ruptura del diodo  $BV$  de:

$$BV = V_{BO} \quad (3.19)$$

Este modelo es también encontrado dentro de las librerías de PSPICE, por los mismos autores del modelo de Hu-Ki modificado [9], pero en este caso en los modelos se especifica que al menos los siguientes parámetros funcionan para una determinada temperatura en la que se hicieron las mediciones  $T_{ON}$ ,  $dv/dt$ ,  $I_H$ ,  $I_{GT}$ ,  $R_{ON}$ , y  $V_T$  [6].

En la sección 3.4.1 se obtiene por medio de este método el subcircuito para el 2N5063, este subcircuito se prueba al igual que el modelo de comportamiento de PSPICE y el de TECCOR, de la sección 3.4.2 a la 3.4.7.

### 3.3 IMPORTANCIA DE LA SIMULACIÓN DE LOS PARÁMETROS DE DESEMPEÑO DEL SCR

De las características de desempeño de los SCR, es necesario conocer cuales de estas tienen prioridad para la simulación, la respuesta no es única, puesto que en distintas condiciones y diferentes aplicaciones las características críticas en la simulación varían. Cualquier simulación representará una parte de la realidad, la elección de un modelo se hace tomando en cuenta los compromisos entre precisión, dificultad de caracterizar el modelo y tiempo de simulación. Los siguientes son los parámetros más importantes por simular, desde el punto de vista del diseño de sistemas.

#### 3.3.1 Voltaje de ruptura

Estos voltajes son referidos en las hojas de datos como  $V_{DRM}$  y  $V_{RRM}$  y se refieren al voltaje máximo en polarización directa y reversa respectivamente que puede soportar el SCR sin pasar a su modo de encendido o dañarse.

Esta es una de las principales características que debe simular un modelo, la simulación correcta de estos niveles de voltaje está orientada a la protección de fallas por sobrevoltaje y a la elección del dispositivo. El voltaje de ruptura en las simulaciones en SPICE se observa de dos maneras dependiendo del modelo: una es similar al comportamiento de un diodo Zener, es decir se mantiene el voltaje de ánodo a cátodo en el nivel máximo de manera casi constante, de la otra manera representa más fielmente la realidad y al superar el voltaje de ánodo a cátodo el voltaje de ruptura, el voltaje entre terminales cae a un valor cercano a cero indicando la activación del dispositivo y su posible destrucción.

A primera vista se puede suponer que conocer el voltaje al que va a ser sometido el dispositivo es suficiente para determinar el rango de voltaje que necesita el dispositivo a seleccionar, como regla general se escoge al menos el doble de la capacidad requerida, pero en los casos que utilizan elementos inductivos y existen conmutaciones rápidas, el voltaje puede superar por mucho la capacidad del dispositivo, en la simulación se debe determinar si esto se presentará y en este caso se deben utilizar dispositivos adicionales para la protección, como los diodos de giro libre, que una vez incluidos en el circuito a simular se debe comprobar que efectivamente se esté protegiendo al SCR.

Para la validación de un modelo la comprobación el voltaje de ruptura es uno de los parámetros más importante, en el caso de que el modelo esté basado solamente en el par de transistores un rompimiento por voltaje demuestra que los valores de las alfas son correctos. En caso de que el modelo contenga el par de transistores pero sólo con fines de presentar el comportamiento regenerativo, este ajuste se da por medio de diodos Zener colocados en paralelo con la estructura como en el caso de la figura 3.4.

### 3.3.2 El efecto $dv/dt$

En caso de que el voltaje de ánodo a cátodo cambie de manera muy rápida el dispositivo se enciende, siendo éste un disparo no deseado. Un valor típico para este parámetro es de  $30V/\mu s$ , una vez más si la carga tiene componente inductiva, las precauciones deben ser mayores, la mayor utilidad de que un modelo represente de manera efectiva este valor es en el diseño de los *snubber* que son circuitos de amortiguamiento para proteger de este efecto, uno de los diseños más sencillos y más utilizados para esta red consta de una resistencia y un capacitor en serie que se conectan en paralelo de ánodo a cátodo.

### 3.3.3 El efecto $di/dt$

En realidad este parámetro no está considerado como prioritario en la simulación de un circuito de aplicación, pues en general el mismo SCR está diseñado para que su velocidad de conmutación durante el encendido limite este efecto. Además la detección de problemas de este tipo no es posible con los elementos principales de los modelos estudiados, sería necesario incluir alguna red adicional que detectara el rápido cambio en el valor de la corriente.

### 3.3.4 Corriente de disparo $I_{GT}$

La corriente de disparo de gatillo determina la corriente necesaria que se debe aplicar para que el SCR se encienda, esta característica varía mucho según las condiciones de operación y está determinada principalmente por tres factores:

- El voltaje de ánodo a cátodo (mientras mayor sea, la corriente que se necesita es menor).

- La temperatura del dispositivo (a mayor temperatura es necesario menos corriente para encender el dispositivo).
- Un último factor que influye en el comportamiento del encendido es el tiempo de apagado, pues si durante el tiempo que tarda en volver a su estado de bloqueo el voltaje de ánodo se incrementa nuevamente, es muy probable que se encienda, aún sin corriente en el gatillo o con una corriente de gatillo menor a la normalmente necesaria.

La manera común de hacer el encendido en un circuito que contenga un SCR, es por medio de proporcionar una corriente mayor a la necesaria, sin sobrepasar la máxima disipación de potencia en el gatillo. La máxima disipación de potencia en el gatillo es un dato común en las hojas de especificaciones de los fabricantes.

Anteriormente la forma más común de hacer circuitos de disparo era con arreglos analógicos, muchos de estos basados en realizar rampas de voltaje con diferentes pendientes, la idea principal es cargar un capacitor por medio de una fuente de corriente (un transistor) o también utilizar dispositivos como el SBS (Silicon Bilateral Switch) o el DIAC, el cual es un dispositivo de dos terminales que presenta una alta impedancia hasta que alcanza un determinado voltaje, momento en el cual la impedancia entre terminales disminuye de manera significativa. En estos arreglos analógicos lo que se busca es que el voltaje aumente a una velocidad previamente determinada, para que así en determinado tiempo (o ángulo de fase equivalente) se aplique la corriente necesaria que enciende el tiristor.

En la simulación de sistemas con disparo analógico es muy importante el correcto valor de la corriente de disparo de compuerta, pues además de las variaciones ya mencionadas, las variaciones en el mismo circuito que controla el gatillo pueden hacer que cambie mucho el funcionamiento del sistema. Es recomendable que los sistemas que utilicen circuito de disparo analógico cuenten con algún sistema de retroalimentación que ajuste el disparo según las condiciones de operación.

La otra forma de controlar circuitos de disparo es por medios digitales, aquí una forma común es tener circuitería digital de control separada y por medio de un optoacoplador hacer el disparo, lo usual es suministrar una corriente mayor a la mínima necesaria, esto es una ventaja, pues permite asegurar un buen encendido del tiristor en el momento deseado. Por lo tanto si el diseño contiene un disparo de este tipo, no es de gran importancia a qué corriente se dispara, siempre y cuando la potencia que se disipa en la terminal de gatillo no exceda a la máxima especificada.

### 3.3.5 Corriente de sostenimiento $I_H$

Aquí se pueden dar dos casos, si la conmutación a apagado se realiza por medio del cruce por cero en el voltaje, este parámetro no tiene gran importancia, (importa más el tiempo de apagado), pero si se da por medio de colocar en corto ánodo y cátodo, como por ejemplo cuando se utiliza el SCR para control de DC, si es importante para poder conocer qué tan baja debe ser la impedancia que trate reducir el voltaje entre ánodo y cátodo. Se debe recordar como se explicó en la sección 2.4 que esta corriente está relacionada directamente con los valores de las ganancias de corriente de los transistores.

### 3.3.6 Tiempo de encendido $t_{ON}$ y tiempo de apagado $t_{OFF}$

Se hace una división entre dispositivo de encendido rápido cuando éste es menor a  $50\mu s$  llegando en algunos al orden de  $5\mu s$ . El tiempo de apagado se da por la velocidad a la que los portadores de cargas desaparezcan dentro del dispositivo; tiempos de  $10\mu s$  a  $100\mu s$  son comunes.

La correcta reproducción de estos dos efectos cobra importancia en circuitos rectificadores de onda, pues si uno de los rectificadores (sean SCR o diodos) no se apaga antes de que algún otro conduzca se presentan fallas generalmente destructivas.

### 3.3.7 Protección a fallas

Utilizar SPICE permite verificar que los niveles de manejo de corriente, voltaje y disipación de corriente no excedan los niveles máximos, SPICE permite dos facilidades en este sentido, una es poner elementos que detecten estos niveles como fuentes controladas que activen un interruptor y éste a su vez modifique una variable que sólo sirva para indicar excesos de corriente y disipación de potencia, la otra posibilidad es el análisis de Montecarlo, que permite variar dentro de un rango distintas variables que en este caso podrían ser el voltaje de entrada y el valor de la carga.

## 3.4 RESULTADOS DE LAS SIMULACIONES SOBRE LOS MODELOS ENCONTRADOS

A continuación se muestran los resultados de las pruebas realizadas sobre los modelos del 2N5063, con el fin de conocer sus características de desempeño. Las pruebas realizadas son:  $V_{BR}$ ,  $I_{GT}$ ,  $I_H$ ,  $t_{ON}$ , y  $t_{OFF}$ . Posteriormente se comparan los resultados obtenidos para distintos modelos en la sección 3.4.6 Se debe aclarar que el modelo de Hu-Ki para este SCR, fue obtenido por el autor del presente trabajo según el mismo método de Hu-Ki aplicado al 2N5063 como se describe en la sección 3.4.1.

### 3.4.1 Obtención del modelo para el 2N5063 según método de Hu-Ki

Las características que declara el fabricante necesarias para el modelo de Hu-Ki se muestran en la tabla 3.2:

$V_{BR}$	150V
$I_{GT}$	200 $\mu$ A
$I_H$	5mA
$T_{on}$	2.2 $\mu$ s
$T_{off}$	30 $\mu$ s
$dv/dt$	25V/ $\mu$ s

*Tabla 3.2 Características eléctricas declaradas por el fabricante a 25<sup>o</sup> C para el SCR 2N5063.*

La obtención de los parámetros para el modelo de Hu-Ki se realiza de la siguiente manera:

$$1. \text{ Cálculo de } R_{abun}: \quad R = \frac{0.75}{I_{GT}} = 3750\Omega \quad (3.20)$$

$$2. \text{ Se selecciona Alfa para el } n-p-n: \quad \alpha_{npn} = 0.9 \quad (3.21)$$

$$3. \text{ Obtención de Alfa del } p-n-p: \quad \alpha_{pnp} = 1 - \alpha_{npn} + \frac{I_{GT}}{\alpha_{npn} I_H} = 0.144 \quad (3.22)$$

$$4. \text{ Tiempo de tránsito ideal:} \quad \beta_{pnp} = \frac{\alpha_{pnp}}{1 - \alpha_{pnp}} = 0.169 \quad (3.23)$$

$$\beta_{npp} = \frac{\alpha_{npn}}{1 - \alpha_{npn}} = 9 \quad (3.24)$$

$$t_r = \frac{2}{3} \cdot t_{ON} = 1.46\mu S \quad (3.25)$$

$$\tau_{R1} = \frac{(\beta_{npn} \cdot \beta_{pnp} - 1) \cdot t_r}{1.8 \cdot \beta_{pnp}} = 2.507 \mu S \quad (3.26)$$

5. Corriente de fuga:  $I_{S1} = I_{S2} = 10^{\left(\frac{V_T + 0.74}{0.11}\right)} = 10^{-22}$  (3.27)

6. Resistencia de emisor 2:  $R_r = R_{ON} = 1.5 \Omega$  (3.28)

7. Tiempo de tránsito en reversa:  $\tau_{r1} = 9 \cdot t_q = 270 \mu S$  (3.29)

8. Capacitancia de base a colector:

$$CJ_{C2} = 0.4 \cdot I_H \cdot \sqrt{\frac{t_{ON}}{dv/dt}} = 5.9 \cdot 10^{-10} \quad (3.30)$$

9. Voltaje de ruptura de diodo:  $BV = V_{BR} = 150V$  (3.31)

Con los resultados anteriores se realiza el subcircuito que fue sometido a diferentes pruebas dentro de SPICE (sección 3.7.2 a la 3.7.5). El subcircuito se incluye en el apéndice A.6.2 dentro el archivo de entrada para el modelo de Hu-Ki.

### 3.4.2 Simulación de los voltajes de ruptura en polarización directa y reversa

La prueba de los voltajes de ruptura en el simulador se realiza colocando una fuente de DC a la terminal de ánodo por medio de una resistencia de  $100 \Omega$ , esta fuente se varia desde  $-250V$  hasta  $250V$ , la terminal de gatillo se conecta a la referencia por medio de una resistencia de un  $1M\Omega$  para que no afecte en la simulación, el circuito se muestra en la figura 3.11.




Figura 3.11 Circuito en SPICE para la simulación de los voltajes de ruptura.




Figura 3.12 Simulación del voltaje de ruptura del modelo de comportamiento de PSPICE.




Figura 3.13 Simulación del voltaje de ruptura del modelo de Teccor/Intusoft.




Figura 3.14 Simulación del voltaje de ruptura del modelo de Hu-Ki.

La simulación fue efectuada del mismo modo sobre los tres modelos, los resultados muestran que los modelos de PSPICE (Figura 3.12) y del par de transistores aumentado de Teccor (Figura 3.13), simulan de manera adecuada los voltajes de ruptura, en cambio el modelo de Hu-Ki (Figura 3.14) falla en el voltaje de ruptura en polarización inversa. Los archivos de entrada para SPICE se incluyen en el apéndice A.6.

La falla del modelo de Hu-Ki en la simulación del voltaje de ruptura en polarización inversa es esperada, debido a que el modelo del transistor bipolar no contempla este tipo de efecto, es decir, una ruptura por voltaje en las uniones  $p-n$ , de hecho el voltaje de ruptura en polarización directa en el modelo de Hu-Ki se da debido a que el parámetro  $BV$  en el diodo  $DFOR$  ha sido ajustado a 150V.

### 3.4.3 Simulación de la corriente de encendido $I_{gt}$

El método experimental utilizado para medir la corriente de encendido consiste en colocar una fuente de DC a 6V al ánodo por medio de una resistencia de  $100\Omega$ , en cuanto a la activación de gatillo se da por medio de una fuente que varía de 0V a 2V que se conecta al gatillo por medio de un diodo para evitar que alguna corriente circule en sentido inverso. Este circuito es el recomendado por el fabricante Teccor [10] y se reprodujo para las simulaciones en SPICE. El circuito se muestra en la figura 3.15.




Figura 3.15 Circuito de prueba para la corriente de encendido.

Las simulaciones de los tres modelos muestran el momento en que el voltaje de ánodo a cátodo cae de 6 Volts al voltaje de encendido  $V_{ON}$ , en este punto se observa la corriente que se necesita para el encendido.

Los resultados de las simulaciones se muestran en las figuras 3.16 (PSPICE), 3.17 (Teccor) y 3.18 (Hu-Ki). En dichas gráficas se observa que el modelo que tiene la mejor representación de la corriente de encendido en relación con la declarada en la hoja de datos ( $200\mu A$ ) es el modelo de PSPICE con un valor obtenido de  $227.2\mu A$ .

El modelo de Teccor tiene un resultado que no es satisfactorio pues el valor obtenido es aproximadamente de  $6mA$ , muy por arriba del esperado.




Figura 3.16 Simulación de la corriente de encendido para el modelo de PSPICE.

En cuanto al modelo obtenido por el método de Hu-Ki, si se utilizan los valores de las corrientes de fuga de los transistores que se calcularon en la sección 3.4.1, el cambio al estado de encendido no se da dentro del rango de los valores esperado, al menos con este circuito de prueba.

En [9] se recomienda multiplicar el valor del parámetro  $IS$  por  $1 \times 10^3$ . el modelo de Hu-Ki tiende a presentar valores demasiado pequeños, en particular para este modelo que se obtuvo en la sección 3.4.1 el valor para  $IS$  de los transistores está en el orden de  $10^{-22}$  A. Este valor está por debajo del mínimo utilizado en SPICE que es de  $10^{-20}$  A. Por lo tanto la corrección a este valor tiene sentido, con los nuevos valores de  $IS$ , la corriente de encendido obtenida es de  $216 \mu\text{A}$ . Los listados para la simulación se encuentran en el apéndice A.7. A partir de aquí se usan los nuevos valores para  $IS$  y también se verificó que las simulaciones anteriores no fueran afectadas.




Figura 3.17 Simulación de la corriente de encendido para el modelo de Teccor/Intusoft.




Figura 3.18 Simulación de la corriente de encendido para el modelo de Hu-Ki.

### 3.4.4 Simulación de la corriente de sostenimiento $I_H$

Para la corriente de sostenimiento el método cambia, pues mientras en las simulaciones anteriores el análisis se hace en el modo de DC, aquí se utiliza el modo de análisis transitorio, la terminal de ánodo se conecta a una fuente tipo *piecewise linear*, en la cual el primer milisegundo tiene el valor de 6V, durante este primer milisegundo dos fuentes de voltaje de señal cuadrada (*pulse*), se encargan de activar el SCR, las fuentes de voltaje tienen valores de 3V y -3V, sólo que la segunda comienza a funcionar dos ciclos después que la primera, de manera tal que se dan dos señales de disparo en el gatillo y se asegura que no existan más disparos posteriores a estos. El circuito se muestra en la figura 3.19. Los archivos de entrada se incluyen en el apéndice A.8.

La fuente que está conectada al ánodo comienza a disminuir su voltaje a razón de un Volt/ms después de haber tenido un valor de 6v durante el primer milisegundo, de manera tal que en cierto momento la corriente que circula de ánodo a cátodo cae por debajo del nivel de sostenimiento, este punto es señalado en las figuras 3.20 (PSPICE), 3.21 (Teccor) y 3.22 (Hu-Ki) para los distintos modelos analizados. En las figuras anteriores, las líneas que representan a la corriente de ánodo tienen señaladas el punto de  $I_H$ .




Figura 3.19 Circuito para la simulación de la corriente de sostenimiento.




Figura 3.20 Simulación de la corriente de sostenimiento para el modelo de PSPICE.




Figura 3.21 Simulación de la corriente de sostenimiento para el modelo de Teccor/Intusoft.




Figura 3.22 Simulación de la corriente de sostenimiento para el modelo de Hu-Ki.


El resultado obtenido de la simulación para PSPICE es de 11.6 mA, mientras que el declarado en las hojas de datos es de 5mA.

Para el modelo de Teccor/Intusoft la corriente de sostenimiento fue mayor con un valor de 14.7mA. El modelo que más se aproximó en la simulación de la corriente de sostenimiento fue el obtenido por el método de Hu-Ki con un valor de 5.4mA.

### 3.4.6 Simulación del tiempo de encendido y apagado

Para probar los tiempos de encendido y apagado se simuló un circuito, el cual comienza en el tiempo 0s con una fuente de 6V en el ánodo, 200 $\mu$ s después se le da un pulso en la compuerta como se ha explicado anteriormente por medio de dos fuentes de tipo cuadrada, a los de 400 $\mu$ s se apaga la fuente de 6V, de una manera muy rápida (10ns), y se observan las curvas de la corriente y el voltaje de cátodo con la herramienta del acercamiento (*zoom*).

Un punto muy importante en este tipo de simulaciones en modo transitorio es la definición del tiempo máximo entre cada punto de la simulación pues un error muy común dentro de PSPICE de ORCAD es dejar que dicho tiempo sea escogido de manera automática, en las simulaciones donde el archivo de entrada se tiene en modo texto es necesario especificarlo, por lo que siempre se declara este tiempo, aquí se hizo énfasis en declararlo muy pequeño (10ns). El circuito se muestra en la figura 3.23.



*Figura 3.23 Circuito para la prueba del tiempo de encendido y apagado.*

Los tiempos de encendido y apagado que da el fabricante para este SCR son de 2.2 $\mu$ s y 30 $\mu$ s respectivamente.

El tiempo de encendido que resultó de la simulación para el modelo de PSPICE fue bastante exacto alrededor de 3.4 $\mu$ s esto se muestra en la figura 3.24, en la cual la línea que sube corresponde a la corriente de ánodo, y la que baja es el voltaje de ánodo a cátodo. En cuanto el tiempo de apagado que se espera alrededor de 30 $\mu$ s no se presenta, en la figura 3.25 se muestra un acercamiento, se observa que la escala de tiempo se acercó demasiado pero la caída de corriente va a la par con la caída de la fuente de voltaje (representadas por las curvas que van desde la parte superior). Por esta razón no se marcó ningún punto en la gráfica.




Figura 3.24 Simulación del tiempo de encendido para el modelo de PSPICE.




Figura 3.25 Simulación del tiempo de apagado para el modelo de PSPICE.




Figura 3.26 Simulación del tiempo de encendido para el modelo de Teccor/Intusoft.




Figura 3.27 Simulación del tiempo de apagado para el modelo de Teccor/Intusoft.




Figura 3.28 Simulación del tiempo de encendido para el modelo de Hu-Ki.




Figura 3.29 Simulación del tiempo de apagado para el modelo de Hu-Ki.

El modelo de los dos transistores de Teccor/Intusoft fue el más exacto en las simulaciones de los tiempos de encendido y apagado. En la figura 3.26 se observa una respuesta de la corriente similar a como se describe en la sección 2.5, con un pequeño retraso antes del tiempo de subida, el tiempo de subida está alrededor de  $1.6\mu\text{s}$ , en cuanto al tiempo de apagado en el modelo de Teccor/Intusoft presenta una curva con corriente en dirección contraria después de que se apaga con una duración aproximada de  $13\mu\text{s}$ , por lo que en este sentido se acerca mucho a la realidad. Lo anterior se observa en la figura 3.27 por medio de la curva amarilla y que tiene señalados los puntos de tiempo en el inicio y el fin del proceso de recuperación. Los archivos de entrada se encuentran en el apéndice A.9.

El modelo obtenido por medio del método de Hu-Ki es relativamente deficiente en cuanto a estas características. El tiempo de encendido obtenido que es de  $0.5\mu\text{s}$ , pero la forma de onda presenta un retraso, que es una característica real en el encendido del SCR, esto se observa en la figura 3.28 con la curva que sube y tiene señalada el inicio y el fin del proceso de encendido. El tiempo de apagado no se aprecia para este modelo (Figura 3.29). El problema anterior es estudiado en [9], agregando dos diodos adicionales para aprovechar sus capacitancias internas

### 3.4.6 Resumen de los resultados obtenidos en las simulaciones realizadas a los modelos

En la tabla 3.3 se muestra el resumen del desempeño de los distintos modelos analizados.

Parámetro	Modelo del SCR		
	De comportamiento de PSPICE	De dos transistores de Teccor/Intusoft	Obtenido por el método de Hu-Ki
Voltaje de ruptura en directa	Muy bueno	Muy bueno	Muy bueno <sup>1</sup>
Voltaje de ruptura en reversa	Muy bueno	Muy bueno	No se observa
Corriente de encendido	Muy bueno	Malo	Muy bueno <sup>2</sup>
Corriente de sostenimiento	Bueno	Bueno	Muy bueno <sup>2</sup>
Tiempo de encendido	Muy bueno	Muy bueno <sup>3</sup>	Regular <sup>4</sup>
Tiempo de apagado	No se observa	Bueno <sup>3</sup>	No se observa <sup>4</sup>
Relación con física del dispositivo	Ninguna	Regular	Bueno

<sup>1</sup> El voltaje de ruptura está dado por un diodo, por lo que esta característica no está relacionada con la física del semiconductor.

<sup>2</sup> Para obtener buenos resultados fue necesario cambiar el valor de  $I_S$ .

<sup>3</sup> Presenta características muy similares a las del encendido real.

<sup>4</sup> Su desempeño es pobre pero pueden ser mejoradas [9].

*Tabla 3.3 Resumen del desempeño de los modelos simulados.*

De los resultados obtenidos y la tabla anterior se observa que el modelo que tiene el mejor desempeño en general en las simulaciones es el modelo basado en el comportamiento, por lo anterior se recomienda el uso de estos modelos en aquellos casos en los que la representación de los efectos internos en el SCR sea de segunda importancia.

En el presente trabajo la intención es obtener información útil para el modelo a partir del proceso de fabricación del SCR, por lo tanto el modelo que se sigue corresponde al modelo de Hu-Ki, el modelo de Teccor no fue elegido pues aunque en principio representa la estructura del SCR, contiene demasiados elementos que se utilizan para ajustar el funcionamiento del modelo y no existen dentro del SCR.

### 3.5 REFERENCIAS

- [1] L.O Chua, J.B. Yu, Y.Y. Yu, “*Negative resistance devices*”, *Int. J. Circuit Theory and Apl.* vol. 11, pp.161-186, July 1983.
- [2] L. Trakjovic, “*Complementary Two-Transistor Circuits and Negative Differential Resistance*”, *IEEE Trans. On circuits and systems*, vol. 37, pp. 1258-1266, October 1990.
- [3] S. K. Gandhi, “*Semiconductor Power Devices*” John Wiley & Sons, USA 1977.
- [4] R. Geiger, P. Allen, N. Strader, “*VLSI design techniques for analog and digital circuits*” McGraw Hill, USA 1990.
- [5] M. H. Rashid, “*Electrónica de Potencia*”, Prentice Hall 2da. Edición en español, México 1995.
- [6] Librerías de PSPICE de ORCAD, Versión 9, *thyristor.olb*
- [7] Hu, C. ,W.F. Ki, “*Toward a Practical Computer Aided for Thyristor Circuit Design*” IEEE Power Electronics Specialists Conference, 1980.
- [8] P. Antognietti, G. Massobrio, “*Semiconductor Device Modeling with SPICE*”, McGraw Hill, USA 1988.
- [9] R. L. Avant, “*A practical SCR Model For Computer Aided Analysis of AC Resonant Charging Circuits*”, Master Thesis, USA December 1980.
- [10] “Sensitive gate SCR”, Hojas de Datos TECCOR en [www.teccor.com](http://www.teccor.com)

# CAPÍTULO IV

## SIMULACIÓN DEL PROCESO DE MANUFACTURA Y PRUEBAS ELÉCTRICAS PARA EL MCR100-8 EN ISE

---

En este capítulo se explican las simulaciones realizadas en ISE con el objetivo de obtener información necesaria para la formación del modelo que se desarrolla en el capítulo V, este modelo está basado en el modelo de Hu-Ki (Sección 3.4), las principales modificaciones realizadas están orientadas a la forma de obtener los parámetros del modelo, dicha obtención aquí se hace por medio del simulador ISE, así como la modificación del parámetro del voltaje de Early dentro del modelo SPICE, para los dos transistores que forman al tiristor.

La manipulación del voltaje de Early es una aportación, pues de todos los modelos encontrados ninguno hace modificaciones sobre el valor dado por default en SPICE el cual está especificado originalmente en  $9.9999 \times 10^{13} \text{V}$ .

El capítulo también sirve como una guía de uso rápido para el paquete de simulación, pues el aprendizaje del programa no es tan sencillo como pudiera suponerse en un principio.

### 4.1 EL PROBLEMA DE LA DETERMINACIÓN DE LAS ALFAS

Alfa es la relación que existe entre la corriente de colector y emisor, se debe tener en cuenta que esta alfa es dinámica, es decir, cambia según las distintas condiciones de polarización, así que determinar el valor de alfa en un punto de operación específico no representa gran ventaja para la caracterización del modelo. Es más conveniente encontrar una serie de valores para este parámetro dentro de los cuales se encuentre aquel que proporcione las mejores características de desempeño al modelo.

El modelo base utilizado (Método de Hu-Ki) propone la separación del tiristor en dos transistores, entonces el problema a resolver es la manera de obtener las características de dichos transistores, a saber, lo primero y más importante es el valor de las alfas.

Como se indicó en la sección 2.2 cuando la suma de las alfas de ambos transistores se acerca a la unidad se presenta la conmutación al estado de encendido en el SCR, por cualquiera de los métodos explicados en el capítulo II, de ahí la importancia de tener un mejor método para obtener estas alfas.

Adicionalmente de las gráficas obtenidas es posible obtener el voltaje de Early. A continuación se explica en resumen las características de los valores de estas alfas en los modelos previamente analizados.

#### 4.1.1 Alfas en el modelo de Hu-Ki

Como se explicó en la sección 3.4, este modelo comprende a dos transistores complementarios ( $p-n-p$  y  $n-p-n$ ), una resistencia y un diodo. De los 40 parámetros que contiene aproximadamente el modelo SPICE para el transistor, por este método son encontrados los parámetros: beta, corriente de saturación, tiempo de tránsito y un capacitor de unión en el transistor  $n-p-n$ . En particular la alfa del  $n-p-n$  se escoge de alguno de los siguientes valores:

$$\alpha_{npn} = 0.9 \quad \alpha_{npn} = 0.95 \quad (4.1)$$

y dada la corriente de sostenimiento  $I_H$  y la corriente de compuerta  $I_{GT}$ :

$$\alpha_{mpn} = 1 - \alpha_{npn} + \frac{I_{GT}}{\alpha_{npn} \cdot I_H} \quad (4.2)$$

Como el valor de las alfas determinan el punto de encendido del SCR, se ve la importancia de tener un método que permita una mejor elección de estos valores, por lo que se propone que estas sean obtenidas por medio de la simulación eléctrica de las estructuras semiconductoras.

#### 4.1.2 Alfas en el modelo de dos transistores con elementos adicionales

En la sección 3.2 se indicó que en este modelo, el par de transistores cumple principalmente con la función de retroalimentación positiva. El ajuste del punto de encendido y demás características se hacen por medio de los elementos que se añaden al modelo.

En las librerías de Intusoft, para todos sus modelos las alfas son 0.5 y 0.99001 para el transistor  $p-n-p$  y  $n-p-n$  respectivamente. En este modelo no existe un modo de calcular el valor de las alfas, excepto que la caracterización del modelo se hace por medio de los elementos adicionales.

## 4.2 ANÁLISIS DE LOS TRANSISTORES EN EL SIMULADOR ISE

Para el análisis de los transistores que forman al SCR, se tomó en cuenta [1], en ese trabajo se comprueban las posibilidades de simulación en la manufactura de un SCR, en particular el MCR100-8 de On-Semiconductor. En aquel trabajo se utiliza el paquete SILVACO, específicamente fue utilizado el módulo ATHENA, a diferencia de esta tesis en la cual se

hace uso del simulador ISE, en dicho trabajo se da la información completa para la construcción del SCR, misma que tuvo que ser analizada y transformada para su aplicación en ISE. En este trabajo se reproduce parte de la misma simulación, pues para efectos de la simulación eléctrica es necesario tener la estructura física completa del mismo.

Las diferencias en la estrategia de simulación son:

- En aquel trabajo se simula la estructura completa del SCR por medio de simulaciones en una dimensión en tres puntos distintos de la oblea pues su objetivo es obtener los perfiles de impurificación. En esta tesis las simulaciones fueron realizadas en dos dimensiones pues el simulador para dos dimensiones tiene mayores capacidades que el de una dimensión.
- Aquí la estructura se separa en dos secciones, una para cada transistor.
- La región de aislamiento del SCR con el resto de la oblea es omitida.

#### 4.2.1 Simulación de procesos de manufactura en ISE

En esta sección se describe el uso del paquete ISE para la simulación de un proceso de manufactura, se detalla la forma de simular y los problemas que se presentan al usar el programa, así como la solución de estos problemas.

El programa con el que generalmente se comienza un proyecto y que liga los distintos módulos del paquete se llama GENESISe, este programa es una interfaz gráfica en la que aparecen las principales herramientas, la pantalla principal se muestra en la figura 4.1.



Figura 4.1 Pantalla principal del GENESISe.

Para iniciar un proyecto es necesario declararlo dentro de *Database*, como parte de esta base de datos están contenidas todas las carpetas de los proyectos realizados anteriormente.

Así también, dentro de *Database* está incluida la carpeta que contiene las aplicaciones de ejemplo y los tutoriales.

Una vez que ha sido declarado el nuevo proyecto, por medio de la opción *New* dentro del menú *File*, se debe elegir la opción *activate* y posteriormente abrir la pantalla *Status*.

La mayoría de las ventanas pueden ser activadas en la barra de menú de la pantalla principal, en la opción *Windows*.

La ventana *Status* permite activar las opciones de editar, guardar, ver el historial del proyecto y además indica si la simulación está ejecutándose, si terminó de manera exitosa o se presentó algún error en la simulación.

Dentro de *Status* es importante notar que la opción *Preprocess* permite detectar errores de sintaxis en los archivos de entrada. En la figura 4.2 se muestra la pantalla *Status*. Una vez que se ha escogido *Edit* otras herramientas son habilitadas, las que se habilitan aparecen enmarcados con un cuadro negro.

De las herramientas que aparecen en la pantalla principal del GENESISe, las que más se utilizan son *ToolFlow*, *Parameter* y *Family Editor*.

*ToolFlow* realiza la función de enlazar las herramientas específicas para una simulación, aquí es donde se declara cuales módulos de simulación se utilizarán. Las ventanas de *Parameter* y *Family Editor* están relacionadas con la realización de series de simulaciones, en las cuales se varía uno o más parámetros.

En particular para la simulación de la fabricación de los dos transistores, se incluyeron sólo los módulos LIGAMENT y MDRAW dentro de *ToolFlow*, tal como se muestra en la figura 4.3.

Los primeros simuladores para manufactura que se crearon como SUPREME, sólo realizaban cálculos en una dimensión. Actualmente estas simulaciones ya pueden ser realizadas en tres dimensiones.

Por simplicidad primero se trabajó con el módulo llamado TESIM, el cual fue el primero de los programas que se desarrolló de los módulos de ISE, por lo que tiene varias limitantes. La principal limitante es el número de puntos en los cuales se hace la simulación. TESIM tiene una capacidad máxima de 500 puntos, de estos puntos 40 están dedicados a la capa de dióxido de silicio, SiO<sub>2</sub>, por lo que para una estructura de alrededor de 160µm como la del dispositivo a analizar, no ofrece suficiente resolución.

Aquí es conveniente aclarar que la manera de simular de los programas de ISE es por medio de ecuaciones en diferencias finitas y por el método del elemento finito.




Figura 4.2 Ventana del estado de la simulación.




Figura 4.3 Ventana del editor de flujo.

Debido a las limitantes relacionadas con la simulación en una dimensión, se escogió utilizar el programa DIOS, el cual es un simulador de dos dimensiones, este módulo tiene una gran capacidad de resolución.

El programa DIOS puede ejecutarse por medio de línea de comandos o por medio de un archivo de entrada en modo de lote, pero la manera más fácil de utilizarlo es por medio de LIGAMENT.

LIGAMENT tiene como función principal definir una serie de procesos que serán realizados sobre la oblea virtual, y que a la vez esta serie de procesos sea fácilmente usada en los diferentes simuladores de una a tres dimensiones.


Para su funcionamiento LIGAMENT necesita dos archivos de entrada: uno en el cual se indica las condiciones iniciales de la oblea y los procesos que se simularán en ésta, y otro archivo que contiene el *layout* en caso de haber enmascaramientos.

El archivo que contiene las características de la oblea de inicio y los procesos que se realizarán sobre ésta se puede editar en una pantalla de interfaz gráfica, la cual contiene en forma de icono los procesos de manufactura más comunes: oxidaciones, implantaciones, grabado, etc. Esta ventana se accesa seleccionando el icono LIGAMENT y posteriormente por medio de la opción  $\rightarrow$ *Edit*,  $\rightarrow$ *Input*,  $\rightarrow$ *Commands*, esta ventana también se puede abrir desde la ventana principal de GENESIS en el icono *Process*. Cuando se requiere de procesos muy específicos o que no están en forma de icono es necesario tener extremada precaución y modificar el archivo en modo texto posteriormente. Un caso especial se detalla más adelante dentro de esta sección. En la figura 4.4 se muestra la ventana del editor de procesos.

Dentro de LIGAMENT, en la ventana de edición del proceso se declara cual simulador se utilizará, como en este caso se hará una simulación en dos dimensiones, es necesario indicar que sección del dispositivo se simulará, para esto es necesario utilizar un editor de *layout*. El editor que utiliza por default este paquete es PROLYT.

El *layout* que se edita aquí es diferente a los normalmente utilizados para el diseño de circuitos integrados, pues aquí lo que se indica es el lugar en donde irán las máscaras, de una manera tal que son agregadas como una capa, encima del bloque de semiconductor que se está simulando, esto da cierta flexibilidad pues se pueden agregar capas de fotoresina, silicio impurificado y otros materiales. Dentro del editor PROLYT también se indica con un punto que sección se simulará en caso de utilizar una simulación de una dimensión, con una línea para el caso de 2 dimensiones, y con un rectángulo para el caso de 3 dimensiones.

Para editar un *layout* dentro de la pantalla de ToolFlow se utiliza  $\rightarrow$ *Edit*,  $\rightarrow$ *Input*,  $\rightarrow$ *Layout*. La pantalla del PROLYT se muestra en la siguiente sección, en particular corresponde a la que se utilizó para la simulación de la sección del transistor *n-p-n*.



*Figura 4.4 Pantalla del editor de procesos.*

#### **4.2.2 Simulación de la fabricación de los transistores individualmente**

La idea de simular la estructura del SCR dividiéndola en dos secciones separadas surgió por dos motivos, por un lado esta es la estructura natural que presenta el SCR, y así lo demuestra el análisis de la física del mismo y los modelos que para este dispositivo existen, aún así algunos efectos como la interacción de las bases no se contemplan, y por otro lado esta idea se aplicó parcialmente en una fábrica de semiconductores que se localiza en Guadalajara, la idea es fabricar físicamente los dos transistores por separado para fines de obtener mayores detalles en la caracterización, pero por motivos logísticos solo se fabricó uno de los dos transistores. Por lo anterior el análisis de los transistores por medio de la simulación en ISE se presenta como una alternativa viable.

En la figura 4.5 se muestra la estructura del SCR a simular, en la misma figura se indican los cortes de las secciones que se simularon, en realidad los pasos para la simulación del transistor *n-p-n* son los mismos que los del *p-n-p* con la diferencia de que la última capa tipo N2 no está presente en la sección *p-n-p*.

Las concentraciones de impurificación que se muestran fueron tomadas de [1] y después verificadas en este simulador, al observar la estructura se ve que las dos difusiones profundas tipo P, son simétricas, por lo que es posible simular sólo una parte del mismo y posteriormente hacer el reflejo de la misma y pegarlo, este proceso de duplicar una estructura también se puede aplicar para cualquier dispositivo que sea simétrico. La ventaja principal está en el ahorro de tiempo en la simulación. Además la versión 5.0 de ISE no está especialmente diseñada para estructuras tan grandes y no permite simular procesos de

fabricación sobre ambos lados de la oblea al mismo tiempo, es necesario realizar al menos dos simulaciones y posteriormente unirlos, por lo que los resultados que se muestran en este trabajo son de utilidad para la simulación de dispositivos de potencia.




Figura 4.5 Corte transversal del SCR simulado.

Las características de la oblea de arranque que son declaradas en la sección *environment* dentro de la pantalla *Process* son las siguientes.

- Espesor de la oblea: 165µm
- Impurificación: Fósforo
- Resistividad: 25-40 Ω-cm ó Concentración 1.4 E+14 (Cualquiera de las dos)
- Tipo: N
- Orientación: 111

Las simulaciones se realizan en las líneas marcadas como *n-p-n* y *p-n-p*, los pasos de las difusiones y oxidaciones sobre la oblea se siguieron de la misma manera que en [1].

El listado completo del archivo de comandos con los pasos para la simulación de la fabricación se incluye en el apéndice B.1 todos estos pasos se pueden declarar dentro del editor de procesos *Process*, el cual los convierte en un archivo de texto, como se explicó anteriormente el transistor *p-n-p* es simétrico por lo que sólo se requiere simular la mitad de la estructura y omitir la última difusión N2, que corresponde al transistor *n-p-n*, la cual presento algunos problemas, que se describen en el siguiente párrafo.

El proceso completo requiere de enmascaramientos, por medio del crecimiento de dióxidos, por lo que sería necesario declarar un *layout* completo, aquí se hace de manera simplificada, pues todos los pasos son iguales hasta el punto donde se hace la difusión que genera la región N2. Esta región N2 se hace físicamente por medio de una fuente líquida de Oxícloruro de Fósforo, POCl<sub>3</sub>, junto con Nitrógeno y Oxígeno en un tubo abierto, las impurezas son difundidas a través de una región en la cual previamente fue retirado el dióxido.

El proceso de depósito de impurezas por el método anterior no está incluido en ninguno de los programas (ISE y SILVACO), la solución consiste en depositar una capa de silicio altamente impurificada, para que funcione como una fuente infinita de impurificantes. Este último paso no puede ser especificado por completo dentro del editor de proceso.

En el editor de proceso se añade el icono *Mask/Pattern* en los puntos donde se desee el depósito de una capa de algún material. Dentro de las opciones de este icono se indica el nombre que lo relaciona con alguna de las geometrías que se indicaron dentro del editor de *layout* PROLYT. Finalmente, la zona que se simulará es la indicada por la línea que se trazó dentro del editor de *layout*. Este *layout* se muestra en la figura 4.6. Al agregar la máscara llamada *POCL*, el editor de procesos lo asigna automáticamente como fotoresina, y para cambiarlo a silicio es necesario editar el archivo de texto con la siguiente instrucción donde se encuentra la información relativa al depósito de fotoresina:

```
Mask(Material=Si, Element=P, Concentration=5.6e+21,  
Thickness=0.3, X(5, 6.3))
```

Para editar este archivo es necesario utilizar primero la opción *preprocess*, que genera los archivos de comandos necesarios para la simulación. Una vez hecho esto, se edita, y se sigue la simulación de manera normal, con la opción *Run*.

El archivo a editar tiene un nombre de forma similar a "*n1\_dios.cmd*", donde *n1* es el nombre del nodo en el proceso de simulación, no tiene relación con el nombre que se maneja aquí para las regiones de impurificación. El número de nodo asignado a cada parte de la simulación se puede revisar dentro de *FamilyEdit* en la pantalla principal de GENESISe. La extensión *.cmd* hace referencia a que es un conjunto de comandos, en el apéndice B.1 se ha resaltado este cambio.




Figura 4.6 Editor de layout y línea que indica la zona de simulación.

El resultado final de la simulación se muestra en la figura 4.8, como se observa en la figura la malla generada es compleja, lo cual haría la simulación eléctrica más lenta y complicada para el simulador, la malla es la forma en que se declaran los puntos en los que el simulador conoce exactamente el valor de la impurificación, mientras más compleja sea ésta, más exacta será la simulación, pero los tiempos de simulación crecen de manera excesiva. Existen dos formas para simplificar esta malla, las dos dentro del programa MDRAW: una es la simplificación automática, en la cual se definen la máxima diferencia en el nivel de impurificación entre dos puntos, y la otra, que fue la que se escogió, consiste en definir de manera analítica las difusiones, estas se definen indicando la posición de la unión, el valor inicial y el tipo de distribución. Las razones para usar este método fueron dos:

1. Tener la mayor simplicidad en la malla y por consiguiente hacer más fácil la simulación eléctrica
2. Simplificar la obtención de la estructura del transistor  $p-n-p$  en cuanto a la difusión de la parte inferior y la difusión de cátodo en el transistor  $n-p-n$ .

El resultado de la simulación del proceso en el programa DIOS es muy similar al obtenido en el programa ATHENA, el cual se muestra como referencia en la figura 4.7, la principal variación es la profundidad de la difusión de  $N_2$ , pues el resultado posterior al depósito de la capa de silicio que sustituye a la reacción del  $POCl_3$  fue distinto. Como esta solución se hace de manera experimental, el resultado dependerá del grado de impurificación del silicio agregado y del tiempo de difusión escogido. Mas adelante se detallan las diferencias entre los resultados de ambas simulaciones. La gráfica de la figura 4.7 se obtiene de una simulación unidimensional, el eje  $x$  representa la profundidad y el eje  $y$  el nivel de impurificación.





Figura 4.7 Resultado de la simulación en ATHENA en [1].



*Figura 4.8 Resultado de la simulación del proceso de manufactura.*

### **4.3 SIMPLIFICACIÓN DE LA ESTRUCTURA POR MEDIO DEL MDRAW CON FINES DE SIMULACIÓN ELÉCTRICA**

En la sección anterior se explicaron las razones para utilizar MDRAW con el propósito de construir de manera analítica las estructuras de los transistores a simular. MDRAW es un editor de estructuras en 2 dimensiones, de entre los módulos de ISE, es de los más sencillos de utilizar. Este programa puede tomar una estructura de algún simulador anterior como DIOS, y también se puede usar para construir una estructura partiendo de cero.

MDRAW tiene dos modos de operación. El modo de operación se selecciona en la esquina inferior izquierda de la pantalla principal, la cual se muestra en la figura 4.9.

- *Boundary*: Sirve para editar las áreas que tendrá el dispositivo; también permite editar geometrias que no sean rectangulares, por medio de la colocación de puntos adicionales (*points*), a los cuales la estructura se ajusta.
- *Doping*: Permite declarar de manera analítica perfiles de impurificación y simplificar mallas.

La formación de una estructura se hace dentro del modo *Boundary*, primero se dibuja el área del dispositivo por medio del comando *Add Rectangle*, seleccionando previamente el material (Silicio, Óxido, Metal, etc) en el menú de la parte superior en la opción *Materials*.

Dentro de *preferences* la opción *Exact Coordinates* es muy útil, pues permite indicar con precisión las coordenadas en las que se colocará algún perfil o área en particular, en la figura 4.9 se muestra la pantalla de MDRAW en el modo de *Boundary* junto con una estructura que sirve para el transistor *p-n-p*, se observa que la longitud del mismo es de  $165\mu\text{m}$ , el ancho que se muestra es de  $60\mu\text{m}$ , pero para fines de reducir el tiempo de simulación se realizó con  $1\mu\text{m}$  de ancho. Para el propósito de estas simulaciones, a saber, obtener la relación entre la corriente de colector y emisor, no existe diferencia entre simular una estructura de  $1\mu\text{m}$  y una estructura con el tamaño real de la estructura.

Una vez que se tiene declarada la forma y materiales del dispositivo se procede a editar los niveles de impurificación del mismo. Tomando los datos de los perfiles de impurificación de la sección anterior estos se declaran dentro del modo *Doping*, los perfiles se declaran seleccionando la opción *Add profile*, el perfil se indica por medio de una flecha de manera que la longitud de esta es el ancho del perfil, la profundidad del perfil se especifica en una plantilla que aparece después de haber dibujado la flecha indicadora. Los tipos de perfil disponibles son: gaussiano, constante, error complementario, de partícula alfa, y uno especial que toma los datos de la impurificación de algún archivo generado en otro simulador. Esta ventana se muestra en la figura 4.10. El listado de perfiles declarados para cada transistor se muestra en la tabla 4.1.

Los perfiles escogidos para los transistores se basan en los resultados de la figura 4.7 tomada de [1]. Los resultados de la simulación de la fabricación en ISE en comparación a los obtenidos en SILVACO son: la profundidad de la unión P2-N1 (Gatillo-Substrato) resultó de  $37\mu\text{m}$  en comparación a  $39.5\mu\text{m}$ , la profundidad de la unión N2-P2 (Cátodo-Gatillo) es de  $8\mu\text{m}$  en comparación a  $15\mu\text{m}$  en SILVACO, pero como ya se mencionó anteriormente este último proceso no se incluye en los simuladores de una manera directa y el resultado se puede variar según las condiciones del dióxido que se deposite.


Las estructuras fabricadas tienen las dimensiones (emisor-base-colector)  $40\mu\text{m}$ - $85\mu\text{m}$ - $40\mu\text{m}$  para el *p-n-p* y  $25\mu\text{m}$ - $15\mu\text{m}$ - $60\mu\text{m}$  para el *n-p-n*. El transistor *p-n-p* sigue la forma natural del dispositivo, pero para el *n-p-n* la región del substrato se termina a los  $125\mu\text{m}$  y se dejó solo hasta los  $80\mu\text{m}$  y la unión N2-P2 se recorrió de  $15\mu\text{m}$  a  $25\mu\text{m}$  para un mejor funcionamiento del simulador.

Cada vez que se agrega un nuevo perfil se obtiene el resultado con la opción *Build Mesh*, que se encuentra en el recuadro inferior izquierdo. El área total del semiconductor está dividida por una malla, la cual puede ser editada habilitando la opción *Information* y seleccionando alguna zona de la estructura que no sea un punto declarado, una submalla o una flecha indicadora de perfil [2]. Una vez que se ha seleccionado la malla principal aparece un cuadro en el cual se especifica el rango de altura y espesor de los elementos de la malla, en este caso para el espesor de cada elemento en la estructura de ambos transistores se especificó de  $1\mu\text{m}$ , pues no presenta variaciones en el eje  $x$ . Las estructura del transistor *p-n-p* con sus niveles de impurificación y malla final se muestra en la figura 4.11 y la posición de los contactos aparecen en la figura 4.12. Para el transistor *n-p-n* corresponden las figuras 4.13 y 4.14.


Transistor p-n-p				
Nombre	Tipo	Coordenadas	Dirección	Características
Concentración de la Oblea	Constante	(0,0) (1,0)	→	Concentración: $1.4 \times 10^{14}$ Extensión: $165\mu\text{m}$ Impurificación: Fósforo
Difusión De Gatillo	Gaussiano	(0,0) (1,0)	→	Concentración pico: $1.8 \times 10^{19}$ Unión: $39\mu\text{m}$ Impurificación: Boro.
Difusión De Ánodo	Gaussiano	(1,165) (0,165)	←	Concentración pico: $1.8 \times 10^{19}$ Unión: $37\mu\text{m}$ Impurificación: Boro
Transistor n-p-n				
Nombre	Tipo	Coordenadas	Dirección	Características
Concentración de la Oblea	Constante	(0,0) (1,0)	→	Concentración: $1.4 \times 10^{14}$ Extensión $50\mu\text{m}$ Impurificación: Fósforo
Difusión De Gatillo	Gaussiano	(0,0) (1,0)	→	Concentración pico: $1.8 \times 10^{19}$ Unión: $39\mu\text{m}$ Impurificación: Boro.
Difusión De Cátodo 1	Constante	(0,0) (1,0)	←	Concentración: $1 \times 10^{20}$ Extensión: $11\mu\text{m}$ Impurificación: Fósforo
Difusión De Cátodo 2	Gaussiano	(0,11) (1,11)	→	Concentración pico: $1 \times 10^{20}$ Unión: $10\mu\text{m}$ Impurificación: Fósforo Impurificación en la unión: $3.5 \times 10^{18}$

*Tabla 4.1 Lista de perfiles para la construcción de los transistores.*


En el caso del transistor *n-p-n*, el perfil de impurificación inferior (correspondiente al ánodo) se elimina, pero en cambio se incluye en la parte superior otros perfiles de




*Figura 4.9 Pantalla del MDRAW y forma del dispositivo a simular.*




*Figura 4.10 Plantilla para la especificación de perfiles de impurificación.*




*Figura 4.11 Estructura del transistor p-n-p.*



*Figura 4.12 Transistor p-n-p después del ajuste de la malla.*



*Figura 4.13 Estructura del transistor n-p-n.*



*Figura 4.14 Transistor n-p-n después del ajuste de la malla.*

impurificación, que corresponden al cátodo, como ahora la estructura es más compleja debido a que el valor de la impurificación cambia más rápido en distancias más cortas, es necesario definir la malla de manera más cuidadosa, lo más sencillo sería redefinir toda la malla de manera tal que la distancia entre los puntos de simulación sea muy pequeña, pero esto generaría un gran número de puntos a simular, se debe recordar que estas simulaciones se hacen en base de ecuaciones en diferencias o con el método del elemento finito de ahí la importancia de una buena definición en la malla [3].

En particular el simulador eléctrico que se utilizó fue DESSIS, el cual utiliza ecuaciones en diferencias finitas, en cambio otros módulos como SOLIDIS utiliza el método del elemento finito.

Para solucionar los problemas relacionados con una mejor definición de la malla se utiliza la opción *Add Refinement*, con esta opción se especifica un rectángulo, dentro del cual se definen nuevos rangos en el tamaño de los elementos, esta opción también incluye la facilidad de declarar funciones que definan el tamaño de los elementos por medio de diferencias máximas entre el valor de la concentración entre dos puntos, o por medio del gradiente. Para los transistores aquí estudiados se declararon los refinamientos como se indica en la tabla 4.2.

Transistor p-n-p								
Refina- miento	Izquier- da	Punto superior	Derecha	Punto Inferior	Anchura máxima	Altura máxima	Anchura mínima	Altura mínima
Toda la estructura	0	0	1	165	1	10	.02	.02
Cercana a la unión p-n superior	0	0	1	44	1	1	.02	.001
Cercana a la unión p-n inferior	0	110	1	165	1	1	.02	.001
Transistor n-p-n								
Toda la estructura	1	0	2	80	5	5	.02	.02

Tabla 4.2 Listado de los comandos de refinamiento usados en las estructuras.

Se observa que para el transistor *p-n-p* se utilizaron dos comandos de refinamiento adicionales, mientras que para el *n-p-n* sólo fue necesario uno, la diferencia no está en la forma del perfil, pues la unión N2-P2 correspondiente al transistor *n-p-n* tiene la mayor pendiente en la concentración de impurificantes, sino que la malla del transistor *n-p-n* fuere declarada de manera más eficiente por medio de una directiva, mientras que para el transistor *p-n-p* no se hizo más que dar los valores máximos y mínimos del tamaño de los elementos, para el transistor *n-p-n* en el cuadro de dialogo del refinamiento se agregó la función:

Doping Concentration 1E14 (Option Difference Value)

Lo anterior hace que se marque un nuevo elemento entre cada pareja de puntos que tengan una diferencia en la concentración mayor a la declarada, la cual se declaró muy pequeña ( $1E14$ ), pero como también se toma en cuenta la definición del máximo y mínimo de los elementos, estos tienen una mejor distribución de tamaño, haciéndose más pequeños hacia las áreas de uniones y más grandes en la región donde la concentración es constante (Figura 4.14).

En cambio en la figura 4.12, el tamaño de los elementos son básicamente dos, uno para la región central (base) y otro para las orillas (ánodo y gatillo).

La diferencia de una buena definición de la malla se nota principalmente en el tiempo que tarda el simulador en realizar los cálculos, pues mientras que para el *n-p-n* tomaba alrededor de 30 segundos, en el caso del transistor *p-n-p* demoraba hasta 20 minutos.

Se debe agregar, que el número de nodos para cada estructura que se simuló son: 145 para el *n-p-n*, de 308 para el *p-n-p*, en comparación de los 3872 que tiene la estructura que resulta del simulador DIOS, en cuanto al número de rectángulos generados son: 73, 153 y 3937 respectivamente.

Las mallas junto con los datos de impurificación de las figuras 4.11 y 4.13 fueron utilizadas para la simulación eléctrica. La simulación eléctrica se discute en la sección 4.4.

A veces es necesario hacer modificaciones sobre una estructura previamente editada, la estructura como es de esperarse se compone de un archivo que contiene la forma de la estructura (extensión *.bnd*) y otros archivos que contengan los datos de la impurificación. Estos archivos con los datos de impurificación se guardan desde MDRAW con las extensiones *.grd* y *.dat*, pero no pueden ser abiertos en MDRAW, sino que para visualizarlos se utiliza el programa de visualización PICASSO o VISE. Para ver archivos de este tipo dentro de un proyecto se puede abrir directamente el programa PICASSO en la pantalla principal de GENESISe.

Los archivos *.grd* y *.dat* son guardados en el modo *Doping* bajo la opción *Save Mesh*, adicionalmente es recomendable guardar el archivo de comandos que tiene la extensión *.cmd*, el cual contiene los datos de los perfiles, refinamientos y demás elementos añadidos a la estructura, este archivo permite volver a editar la estructura sin comenzar desde cero.

#### **4.4 PRUEBAS ELÉCTRICAS POR MEDIO DEL SIMULADOR DESSIS**

Las estructuras creadas se someten a simulaciones eléctricas bajo el módulo DESSIS, éste requiere de al menos tres archivos de entrada, dos relacionados con la estructura a simular los cuales son creados en MDRAW. En el tercer archivo, que es de tipo texto, se especifican los modelos físicos a utilizar, qué variables eléctricas se desean calcular, así como qué herramientas matemáticas se utilizarán para resolver las ecuaciones generadas.

#### 4.4.1 Instrucciones para realizar una familia de simulaciones dentro de ISE

Cuando se busca realizar una familia de simulaciones por medio de la variación de un parámetro, se necesitan algunos archivos adicionales, pero estos no son visibles directamente al usuario, la manera de editarlos es por medio de *Parameter Editor* en la pantalla principal de GENESISe.

La sección de *Parameter Editor* es relativamente fácil de usar, básicamente sólo es necesario indicar el nombre de la variable que se desea variar y en la parte inferior indicar el número de puntos, el tipo de variación (lineal, logarítmica) y el punto inicial.

Para indicar que el parámetro declarado sea utilizado dentro de la simulación es necesario realizar tres pasos:

1. Dentro del *Tool Flow Editor* agregar el icono de *Parameter* después de la herramienta en la que se hará la serie de simulaciones, después de agregar el icono se le asigna un nombre y se utiliza la opción →*Edit*, →*Activate Parameter & Tree*.
2. Editar el nuevo parámetro dentro de *Parameter Editor*, si el paso anterior fue ejecutado correctamente el nombre asignado al parámetro debe aparecer en el recuadro superior derecho, debajo de la herramienta con la cual está relacionada.
3. Dentro del archivo de texto que contiene los comandos generales de la herramienta se debe editar la variable que tomará los valores del parámetro. Por ejemplo si en cierta simulación se tiene alguna variable de la forma “voltage=2” se debe sustituir




Figura 4.15 Pantalla del editor de parámetros.


por “voltage=@voltaje\_base@”, teniendo en cuenta que tanto en *Parameter Editor* como en el icono de *Parameter* que se agregó al *Tool Flow Editor* deben tener el mismo nombre, en este caso “voltaje\_base”

Existe otra ventana relacionada con las series de simulaciones, ésta es llamada *Family Editor* y tiene las siguientes funciones:

1. Permite conocer el estado de la simulación de cada nodo, por medio de un código de colores que se puede observar en la opción *Colors*, la cual se encuentra en la barra de menú de la pantalla principal del GENESISe.
2. Seleccionar cuales nodos sean simulados y cuales no. Por default, después de haber guardado una nueva familia de simulaciones, todos los nodos están habilitados. Para lo anterior los nodos a modificar se seleccionan y se usa una de las opciones →*Edit* →*Prune* para deshabilitar ó →*Edit* →*Unprune* para volver a habilitar.
3. Cuando se da doble clic sobre un nodo en particular aparece información relativa a éste como: la herramienta con la que está asociado, los valores de los parámetros que están asignados y en el caso de que se halla simulado previamente aparece también la fecha en que se hizo y el tiempo que duró la simulación.
4. Aunque dentro de *Tool Flow* es posible hacer que los archivos de salida que entregue un simulador sean abiertos en un programa para su visualización como INSPECT, también es posible hacer esto directamente seleccionando los nodos y posteriormente utilizar la opción →*Edit* →*Show Output*, con lo cual aparece una lista de programas que permiten visualizar los resultados según el tipo de simulación realizada, aquí se utilizaron únicamente INSPECT y el editor de texto.

En la figura 4.16 se muestra la pantalla de *Family Editor*, esta pantalla de ejemplo se explica de la siguiente manera:

- Los nodos de color amarillo indican que la simulación, de esos nodos en particular, fue completada con éxito.
- El nodo que aparece en rojo indica que hubo algún problema durante la simulación.
- Los nodos que fueron deshabilitados aparecen en color gris.
- Los nodos en blanco son: el de nodo inicio o aquellos nodos en los cuales se inicia una serie de simulaciones, estos nodos no son ejecutados.
- Si el nodo aparece en azul (no mostrado) indica que el nodo no ha sido ejecutado.
- Por último a la derecha aparece la secuencia de los módulos usados tal como fueron asignados dentro de *Tool Flow*.



*Figura 4.16 Pantalla del Editor de la Familia de Simulación.*

#### 4.4.2 Simulación eléctrica y gráfica de las alfas

Las estructuras obtenidas anteriormente son simuladas bajo la configuración de base común, es decir, la terminal de base esta conectada a la referencia 0V y los voltajes aplicados a los transistores son:

- Al transistor *n-p-n* se le aplica un voltaje negativo que va de 0V a  $-1.2V$  y en el colector se aplican voltajes fijos positivos por medio de una serie de simulaciones.
- Al transistor *p-n-p* se le aplican voltajes de 0V a  $1.2V$ , al mismo tiempo en el colector se aplica voltajes fijos negativos que se cambian durante las distintas simulaciones.

Los archivos de comandos necesarios para estas simulaciones están incluidos en el Apéndice B.2 y B.3. Aquí se incluye la forma general que tienen estos archivos dentro de DESSIS.

El archivo de entrada tiene cuatro secciones:

- *Electrode*: Es donde se declara qué contactos se usan, y un voltaje inicial para estos, los nombres deben coincidir con los que se declaren dentro de MDRAW.
- *File*: En esta sección se especifican los archivos de entrada (malla y datos de impurificación) y los archivos de salida.
- *Physics*: Indica los modelos físicos que se desean utilizar.
- *Solve*: Indica que tipo de ecuaciones se desean resolver, (Poisson, continuidad de carga, variación del voltaje o la corriente de un contacto) y aquí también se especifica cual de los tres programas para álgebra lineal será utilizado.

Las partes que presentan mayor dificultad para su definición, como es de esperarse son *Physics* y *Solve*. Para que las simulaciones fueran exitosas, fue necesario probar con distintas opciones que incluye el simulador, así como usar las pocas recomendaciones que dieron las personas de soporte técnico de ISE. Los archivos que se usaron para las simulaciones finales, están adecuados a este tipo de estructuras.

El programa para la solución de las ecuaciones que se utilizó fue SLIP que es el que usa el simulador por default, y es adecuado para estructuras con menos de 8000 puntos, como es el caso de ambos transistores. La revisión del número de puntos se realiza dentro de MDRAW en el modo *Doping* con la opción  $\rightarrow$ *File*,  $\rightarrow$ *Show Info* en el menú principal.

Las gráficas son obtenidas por medio del programa INSPECT, dicho programa grafica los puntos que se encuentran dentro de los archivos *.plt* de los cuales existe uno por cada nodo después de haber sido simulado. El programa INSPECT es de fácil aprendizaje, la manera general de trabajar en él es seleccionando cuales archivos *.plt* se desean graficar, los archivos *.plt* seleccionados aparecen en un recuadro, una vez seleccionadas estos se selecciona el contacto que se desea examinar, la característica eléctrica buscada y por último a que eje se asignará, todo lo anterior por medio de recuadros que aparecen en la parte izquierda de la pantalla.

En el caso que se estudia la característica buscada, es decir, la ganancia de corriente, no viene predefinida, por lo que para observarla se declara una nueva curva por medio de la opción *New* en la pantalla principal, lo anterior abre un cuadro de dialogo que permite hacer manipulaciones con las distintas curvas, en particular aquí se declararon las nuevas curvas de la siguiente manera:

$\langle$ -Total\_current\_collector.no\_de\_curva/ $\rangle$  $\langle$ Total\_current\_emitter.no\_de\_curva $\rangle$

Las curvas resultantes para los dos transistores se muestran en las figuras 4.17 (*p-n-p*) y 4.18 (*n-p-n*), en el eje *x* se encuentra el voltaje de base a emisor y en el eje *y* el valor de alfa a distintos voltajes de colector. Debe notarse que en la gráfica del transistor *n-p-n*, la escala en el voltaje de base a emisor tiene signo negativo esto es debido a la forma en que se declaró la simulación.

La Tabla 4.3 muestra los valores de los voltajes a los que fue sometido el colector en las distintas simulaciones a) *p-n-p* b) *n-p-n*. La relación de los voltajes en el colector con la curva correspondiente es directa, a mayor voltaje mayor es la ganancia.




Figura 4.17 Gráfica de la ganancia de corriente para el transistor *p-n-p*.


voltaje	
	Values
1	5
2	7.5
3	11.25
4	16.875
5	25.3125
6	37.9688
7	56.8532
8	85.4298
9	128.145
10	192.218
11	288.327

voltaje	
	Values
1	-20
2	-24
3	-28.8
4	-34.56
5	-41.472
6	-49.7664
7	-59.7197
8	-71.6636
9	-85.9963
10	-103.196
11	-123.835

a) *p-n-p*

b) *n-p-n*

Tabla 4.3 Voltajes de colector para las distintas curvas.



*Figura 4.18 Gráfica de la ganancia de corriente para el transistor n-p-n.*

Estas dos gráficas obtenidas sirven para caracterizar los transistores del modelo para el SCR, modelo que se discute en el siguiente capítulo. En el siguiente capítulo también se muestran otras gráficas obtenidas de los mismos archivos de salida, orientadas a la obtención del voltaje de Early.

## 4.5 REFERENCIAS

- [1] Roberto Zepeda, *Tesis de Maestría*, Motorola y CINVESTAV, México 1999.
- [2] L. Villablanca, G. Garretón, “*Manual de usuario ISE TCAD Release 5.0*” Part 13 MDRAW 1998.
- [3] K. M. Kramer, W. Nicholas G. Hitchon, “*Semiconductor Devices, a simulation approach*”, Prentice Hall, USA 1997.

# CAPÍTULO V

## MODELO PROPUESTO A PARTIR DE LOS RESULTADOS DEL SIMULADOR DE PROCESOS ISE

---

En este capítulo se presenta la aplicación de los resultados obtenidos en el simulador ISE para la formación de un modelo para el SCR en SPICE, el modelo que se toma como punto de inicio para el modelo propuesto es el que se obtiene por el método de Hu-Ki, por ser éste el que tiene mayor relación con la estructura del SCR y habiendo realizado un exhaustivo estudio de sus características en el capítulo III, a este modelo se le ha corregido la manera en que simula el voltaje de ruptura en polarización directa. El nuevo modelo asegura que el voltaje de ruptura en polarización directa se presente por fenómenos similares a los que suceden en la realidad. Aún así, algunas características como el voltaje de ruptura en reversa, no se observan, por lo que sería necesario recurrir a elementos adicionales para aumentar las capacidades del modelo.


### 5.1 PROBLEMAS ENCONTRADOS EN EL MODELO DE HU-KI

De la sección 3.1 se sabe que la estructura de los dos transistores SPICE para el modelo del SCR no presenta buenas características regenerativas, al agregar una resistencia a esta estructura la nueva polarización de los transistores permite mejores características de encendido. De lo anterior se concluyó que dos transistores y una resistencia pueden simular la estructura del SCR. Lo anterior fue comprobado en esa misma sección, pero para un caso general de prueba, por lo que en esta sección se analiza si esto sucede realmente en el modelo de Hu-Ki.

Para comprobar lo anterior, la prueba que se realiza sobre un circuito de este tipo es someterlo a un voltaje de ánodo a cátodo  $V_{AK}$ , buscando que por medio de la aplicación de este voltaje la suma de las alfas se acerque a la unidad y el tiristor conmute a su estado de encendido.

En el modelo de Hu-Ki la forma en que se da el rompimiento no es por medio de los mecanismos relacionados con el comportamiento de las alfas. En el circuito original la manera de simular el voltaje de ruptura es por medio del diodo que se agrega y al cual se le especifica el voltaje de ruptura (Zener).

Como se explicó anteriormente (sección 3.4) esto podría ser debido a que las uniones  $p-n$  del modelo del transistor BJT en SPICE no simulan rompimiento por voltaje, lo cual es cierto, pero lo anterior no implica que la estructura sin el diodo no pueda presentar este encendido por la sola aplicación de voltaje entre las terminales de ánodo y cátodo. En la figura 5.1 se muestra la simulación del modelo original de Hu-Ki con la diferencia que el diodo no está presente, se observa que no existe ningún rompimiento.



*Figura 5.1 Resultado de la simulación del modelo de Hu-Ki sin diodo para el 2N5063.*

Otro problema encontrado en el método de Hu-Ki es la ecuación para obtener las corrientes de saturación ( $I_S$ ) de los transistores, esta ecuación se expresa en (3.14).

Para los SCR que se estudian en este trabajo (2N5063 y MCR100-8) las corrientes que resultan de las ecuaciones de Hu-Ki están en el orden de  $10^{-22}$  A, este valor además de no ser físicamente razonable, genera problemas en SPICE, ya que el límite inferior para la corriente de saturación es del orden de  $10^{-20}$  A.

Por último, la corriente en el gatillo, después del encendido tiende a valores irreales, esto debido a que el camino que se ve desde la terminal de gatillo hacia el cátodo es una unión  $p-n$  y no existe algún otro elemento que limite esta corriente. Físicamente esto también sucedería si el circuito de disparo no tuviera resistencias que limitarían esta corriente, pero el contar con una forma de aviso de un exceso de voltaje y corriente en el gatillo sería un buen punto para el desempeño de modelos futuros.

Los problemas relativos al voltaje máximo de encendido y las corrientes de saturación se discuten en la sección 5.2 en la cual se aplican los resultados obtenidos en el simulador ISE al modelo de SPICE.

Antes de continuar se debe aclarar que el circuito del cual se parte para la construcción del nuevo modelo es el obtenido para el 2N5063 por el método de Hu-Ki en la sección 3.4.1. Pero el único parámetro que se importa directamente es la resistencia que se incluye en el subcircuito, pues tanto el 2N5063 y el MCR100-8 tienen valores similares para el voltaje en

encendido  $V_{ON}$  y corriente de encendido  $I_{gt}$ , los cuales son necesarios para el cálculo de esta resistencia.

Las hojas de datos dadas por el fabricante se encuentran en el apéndice C.1. En el apéndice C.2 se incluyen algunos datos adicionales que no se encuentran en ella y los cuales fueron proporcionados directamente por el fabricante.

## 5.2 USO DE LOS RESULTADOS DE LA SIMULACIÓN ELÉCTRICA PARA EL MODELO DE SPICE

En el capítulo IV, se mostraron algunas curvas obtenidas para las dos estructuras tipo transistor fabricadas en el simulador ISE, para poder obtener datos aplicables al modelo es necesario que los datos sean ajustados al tamaño del tiristor, y las gráficas presentadas de manera tal que puedan ser obtenidos los siguientes parámetros:

- $I_S$ , Corriente de saturación del transistor.
- $V_{AF}$ , Voltaje de Early
- Alfa, Relación entre la corriente de colector y corriente de emisor (Ganancia).

### 5.2.1 Obtención de la corriente de saturación $I_S$

La corriente de saturación de transporte puede ser expresada por [1]:

$$I_S = J_S A \quad (5.1)$$

Donde  $A$  es el área del emisor y  $J_S$  que es la densidad de la corriente de saturación la cual como primera aproximación está dada por:

$$J_S = \frac{qD_x n_i^2}{Q_B} \quad (5.2)$$

Donde  $D_x$  es la constante de difusión para los electrones en el transistor  $n-p-n$  y de los huecos para el transistor  $p-n-p$ ,  $q$  es la carga del electrón,  $n_i$  es la concentración intrínseca en el silicio y  $Q_B$  es el número de átomos impurificantes por unidad de área en la región de la base.

El valor de las constantes de difusión se obtienen de [2], donde se muestra una gráfica de la movilidad de los portadores de carga ( $\mu$ ) para el silicio en función de su nivel de impurificación. La relación entre la movilidad de los portadores de carga y la constante de difusión para el caso de una dimensión se expresa por:

$$D_x = \frac{kT}{q} \mu_x \quad (5.3)$$

donde  $k$  es la constante de Boltzmann y  $T$  es la temperatura absoluta.

Para el SCR que se estudia, los niveles de impurificación en la base para los transistores  $p-n-p$  y  $n-p-n$  son  $1.4 \times 10^{14}$  átomos/cm<sup>3</sup> y  $1.0 \times 10^{17}$  átomos/cm<sup>3</sup> respectivamente, se debe aclarar que la concentración de átomos impurificantes en el transistor  $n-p-n$  no es constante por lo que se tomó el valor medio.

Las movilidades son:  $\mu_n = 1.5 \times 10^3$  cm<sup>2</sup>/V-seg y  $\mu_p = 4.6 \times 10^2$  cm<sup>2</sup>/V-seg para electrones y huecos respectivamente y con estos datos las constantes de difusión a partir de la ecuación 5.3 son:

$$D_n = 39 \text{ cm}^2 / \text{seg} \quad (5.4)$$

y

$$D_p = 11.96 \text{ cm}^2 / \text{seg} \quad (5.5)$$

$Q_B$  es en realidad el producto del tiempo de vida por la concentración de impurificantes pero como primera aproximación, evitando el uso de variables de difícil obtención como lo es el tiempo de vida, se obtiene a partir de los niveles de impurificación en la base por:

$$Q_B(pnp) = \left( \sqrt[3]{1.4 \times 10^{14}} \right)^2 \approx 2.6962 \times 10^9 \text{ átomos/cm}^2 \quad (5.6)$$

y

$$Q_B(npn) = \left( \sqrt[3]{1 \times 10^{17}} \right)^2 \approx 2.1544 \times 10^{11} \text{ átomos/cm}^2 \quad (5.7)$$

Por lo tanto  $J_S$  para los transistores se obtiene de la siguiente manera:

$$J_S(pnp) = \frac{1.602 \times 10^{-19} \text{ C} \times 39 \text{ cm}^2 / \text{seg} \times (1.45 \times 10^{10})^2}{2.6962 \times 10^9} = 4.872 \times 10^{-7} \text{ A/cm}^2 \quad (5.8)$$

y

$$J_S(npn) = \frac{1.602 \times 10^{-19} \text{ C} \times 11.96 \text{ cm}^2 / \text{seg} \times (1.45 \times 10^{10})^2}{2.1544 \times 10^{11}} = 1.87 \times 10^{-9} \text{ A/cm}^2 \quad (5.9)$$

Por último, es necesario calcular el área de ambos transistores, para lo cual se necesita saber la forma y dimensiones de las difusiones en el dispositivo real. Estas se muestran en la figura 5.2, la cual fue proporcionada directamente por el fabricante.

El transistor  $p-n-p$  corresponde a la región de gatillo y el transistor  $n-p-n$  corresponde a la región de cátodo. El cálculo para las áreas se expresa en (5.10) y (5.11).




Figura 5.2 Geometrias del gatillo y cátodo (Proporcionado por el fabricante).

$$A(pnp) = \left( \frac{152 \mu m}{2} \right)^2 \pi = 18,145.8 \mu m^2 \quad (5.10)$$

y

$$A(npn) = \left( \frac{432 \mu m}{2} \right)^2 \pi - \left( \frac{152 \mu m}{2} \right)^2 \pi = 128,428.3 \mu m^2 \quad (5.11)$$

Finalmente se obtiene  $I_S$  para cada transistor, se debe convertir  $J_s$  de A/cm a A/μm:


$$I_s(pnp) = 18145.8 \mu m^2 \left( \frac{4.872 \times 10^{-7} / cm^2}{1 \times 10^8} \right) = 8.8406 \times 10^{-11} A \quad (5.12)$$

y

$$I_s(npn) = 128428.3 \mu m^2 \left( \frac{1.87 \times 10^{-9} A / cm^2}{1 \times 10^8} \right) = 2.4016 \times 10^{-12} A \quad (5.13)$$

### 5.2.2 Obtención de los voltajes de Early

El cálculo de los voltajes de Early se basa en la corriente de colector contra el voltaje de base a emisor. En las figuras 5.3 (*p-n-p*) y 5.4 (*n-p-n*) se muestran los resultados de estas simulaciones.



*Figura 5.3 Gráfica para la obtención del voltaje de Early en el transistor p-n-p.*

El parámetro que se está variando corresponde al voltaje aplicado en el colector, el cual va desde voltajes pequeños (5V) hasta voltajes más altos 288V, estos valores se observan en la tabla 4.3.

Estas gráficas son visualizadas por medio del programa *INSPECT*. En dicho programa se seleccionan algunas curvas y con la opción *Curve Data* dentro del menú *Data* se obtiene un listado con los puntos  $x, y$  exactos simulados, de estos pares de puntos se escogen dos que correspondan a la región activa, es decir en la zona donde la pendiente disminuye.




Figura 5.4 Gráfica para la obtención del voltaje de Early en el transistor n-p-n.

Con algunos puntos obtenidos de la gráfica se busca el cruce con el eje x por medio de la ecuación:

$$VAF = \left| \frac{y_1 x_2 - y_2 x_1}{y_1 - y_2} \right| \quad (5.14)$$

En la tabla 5.1 se dan los pares de puntos obtenidos y los voltajes de Early que se utilizan en el modelo:

Transistor	X <sub>1</sub>	Y <sub>1</sub>	X <sub>2</sub>	Y <sub>2</sub>	VAF
n-p-n	2.566	4.7918E-6	2.929	4.8727e-6	18.90
	2.648	3.9388E-6	2.746	3.9587E-6	16.73
p-n-p	1.220	2.5728E-6	1.304	2.6362E-6	2.18
	1.164	2.1462E-6	1.108	2.0986E-6	1.35

Tabla 5.1 Valores usados para el cálculo del voltaje de Early.

Los valores utilizados en el modelo final son  $VAF_{npn}=18$  y  $VAF_{pnp}=2$ , estos valores que se encuentran dentro del rango de las curvas obtenidas son lo que hacen el ajuste del voltaje de ruptura, un cambio en estos valores hará que el voltaje de ruptura se presente en un valor más alto o más bajo.

### 5.2.3 Obtención de las alfas

Las alfas se obtienen de las figuras 4.17 y 4.18 que muestran la ganancia de corriente a distintos voltajes de colector con una variación en el voltaje de base a emisor.

Para la elección de la alfa se inicia con las alfas más altas encontradas en la simulación eléctrica en ISE, aplicadas en la simulación del voltaje de ruptura en SPICE hasta que se acerca al valor declarado por el fabricante, esta simulación se muestra en la sección 5.3.1. En particular  $\alpha_{npn}$  no tuvo que ser disminuida y se utilizó el valor máximo encontrado, pero para  $\alpha_{pnp}$  se encontró una máximo de 0.835, el cual se redujo a 0.8 con el fin de ajustar el voltaje de ruptura en polarización directa.

Una razón para buscar las máximas ganancias de corriente es que las alfas para AC son generalmente mayores a las de DC [3], las cuales fueron las que se obtuvieron en el simulador ISE.

El valor que se utiliza para alfa del transistor  $n-p-n$  es de 0.9375, que equivale a una beta de 15 que es el máximo obtenido en las simulaciones en ISE. En cuanto al transistor  $p-n-p$  alfa se le asigna un valor de 0.8, con un valor para beta de 4 según lo explicado anteriormente y además este valor coincide con el valor que se calculó directamente por el método de Hu-Ki.

## 5.3 MODELO PROPUESTO Y PRUEBA DE SUS CARACTERÍSTICAS

El modelo final se integra de la siguiente manera (Figura 5.5).

- Se utiliza un par de transistores complementarios ( $p-n-p$  y  $n-p-n$ ) de los cuales la base de cada transistor está conectada al colector del otro.
- El modelo incluye una resistencia conectada de la terminal de gatillo a la terminal de ánodo, el valor de esta resistencia está dado de igual manera que en el modelo de Hu-Ki, expresado en la ecuación 3.20, resultando para este caso en particular un valor de  $3,750\Omega$ .
- Los parámetros utilizados para  $VAF$ ,  $IS$  y  $BETA$ , se explicaron anteriormente en la sección 5.2.

- Como primera aproximación se calculan los parámetros  $TR_{pnp}$ ,  $TF_{pnp}$  y  $CJC_{npn}$  de las ecuaciones del método de Hu-Ki, para lo cual se toman los datos de las hojas de especificaciones del fabricante y los obtenidos hasta el momento. Los datos adicionales necesarios son  $tr=0.34\mu\text{seg}$ ,  $tq=16.38\mu\text{seg}$  y  $dv/dt=20\text{V}/\mu\text{seg}$ . Las expresiones son las siguientes:

$$TF_{pnp} = \frac{(\beta_1\beta_2 - 1)t_r}{1.8 \times \beta_1} = 2.786\mu\text{seg} \quad (5.15)$$

$$TR_{pnp} = 9t_q = 147.42\mu\text{seg} \quad (5.16)$$

$$CJC_{npn} = 0.4I_H \sqrt{\frac{.66t_{on}}{dv/dt}} = 2.11 \times 10^{-11} F \quad (5.17)$$

Una vez que se realicen las simulaciones en modo transitorio, se revisará si los últimos parámetros son útiles para el modelo. El subcircuito se incluye en el apéndice C.3.





Figura 5.5 Modelo para el MCR100-8.

### 5.3.1 Simulación del voltaje de ruptura

Las formas de comprobar el desempeño de las simulaciones del modelo son muy similares a las usadas en el capítulo III, la simulación del voltaje de ruptura se muestra en la figura 4.6 y el listado de entrada en el apéndice C.4.



**Figura 5.6 Simulación del voltaje de ruptura en polarización directa para el MCR100-8.**

La simulación muestra un voltaje de ruptura en 580.87V, muy cercano al valor especificado de 600V. Lo más importante es que esta simulación ahora se desprende del funcionamiento del par de transistores y no del voltaje de ruptura del diodo que aparece en el modelo original de Hu-Ki, el cual ha sido eliminado.

El voltaje de ruptura para polarización en reversa no puede ser simulado a partir de esta estructura, como se adelantó en la sección 3.4.2, lo anterior se puede solucionar incluyendo un diodo de ánodo a cátodo con un voltaje de ruptura (*VBO* en el modelo de SPICE para el diodo) de 600V.

### 5.3.2 Simulación de la corriente y voltaje de encendido

Para la simulación de la corriente de encendido el circuito de prueba fue modificado con los siguientes cambios: 1) el voltaje de la fuente de DC es ahora de 7V y b) el diodo que conecta a la fuente de disparo con el gatillo ha sido sustituido por una resistencia de 100Ω. Lo anterior para hacerlo igual al circuito de prueba que utiliza el fabricante del MCR100-8 (apéndice C.5).

Los resultados son muy aproximados para la corriente de sostenimiento. El fabricante declara un rango que comprende de 40μA a 200μA obteniéndose en la simulación 119.5μA lo cual se observa en la figura 5.7. Para el voltaje en el gatillo el fabricante no especifica un mínimo, pero sí un valor típico de 0.62V, pero en mediciones más detalladas realizadas por el mismo fabricante, el valor se encuentra aproximadamente en 0.5V, el valor simulado por el nuevo modelo es de 0.38V.




Figura 5.7 Simulación de la corriente y voltaje de disparo.

### 5.3.3 Simulación de la corriente de sostenimiento

Para comprobar el desempeño del modelo con relación a su corriente de sostenimiento, se utiliza el mismo circuito del capítulo III, el resultado es muy cercano al valor de 5mA tomado de las hojas de datos, siendo este de aproximadamente 3.7mA, el cual se observa en la figura 5.8. El listado del circuito se encuentra en el apéndice C.6.

El valor de la corriente de sostenimiento varía con la razón de cambio de la fuente que va decayendo, en otra simulación realizada, cuya rampa cae en 800ms, es decir mucho más lenta que la mostrada, el valor obtenido es de 7mA, debido a que los efectos de acumulación de carga son menores.





Figura 5.8 Resultado de la simulación de la corriente de sostenimiento para el modelo propuesto.

### 5.3.4 Simulación del control de fase de una señal senoidal con disparo de compuerta


La mayoría de las aplicaciones prácticas de las simulaciones de circuitos que contienen SCR están relacionadas con el control de fase de una señal senoidal, en la mayoría de los casos la suministrada por la red eléctrica pública, por lo que aquí se incluyen dos ejemplos de simulaciones de control de fase, una para una resistencia de  $100\Omega$ , y otra para un circuito que contiene una resistencia de  $100\Omega$  en serie con una inductancia de  $50\text{mH}$ . Estas simulaciones corresponden a las figuras 5.9 y 5.10 respectivamente. El archivo de entrada para SPICE se incluye en el apéndice C.7.

Para que las simulaciones funcionaran correctamente fue necesario modificar el tiempo de vida en reversa. El valor que se escogió para  $TR$  es el mismo que para  $TF=2.786\mu\text{s}$  la razón para lo anterior es que el transistor  $p-n-p$ , en el cual son modificadas  $TR$  y  $TF$  es básicamente una estructura simétrica. Todos los demás parámetros se dejaron igual y las simulaciones anteriores fueron probadas nuevamente con el nuevo valor, sin ser afectadas.

La otra razón para el cambio en el valor de  $TR$  es que el valor que se obtiene de las ecuaciones del modelo de Hu-Ki resulta ser bastante alto ( $147.42\mu\text{s}$ ) y provoca que el arreglo de los dos transistores no funcione adecuadamente. Específicamente el efecto de capacitancia que crea este largo tiempo de vida en las cargas, hace que el subcircuito se encienda aún sin un estímulo en el gatillo desde voltajes muy pequeños.



*Figura 5.9 Resultado de la simulación de una señal de 60Hz con voltaje pico de 167 Volts para una resistencia de  $100\Omega$ .*



**Figura 5.10** Resultado de la simulación para una señal de 60 Hz, con voltaje pico de 167V y una carga de  $100\Omega$  y 500mH en serie.

Las gráficas muestran que el modelo es capaz de reproducir las características básicas para un modelo del SCR, el dispositivo se enciende al ser activado con un voltaje en la compuerta (línea roja en la figura 5.8), el tiristor se apaga al pasar a polarización reversa. También presenta un voltaje en encendido alrededor de 2V, un poco más alto del esperado pero dentro de un rango razonable.

En cuanto al funcionamiento con cargas reactivas el modelo funciona satisfactoriamente, pues la corriente sigue circulando de ánodo a cátodo después de que el voltaje se hace negativo, un efecto que muchas veces se descuida en las simulaciones. Lo anterior podría a primera vista parecer extraño pero debe recordarse que la inductancia mantendrá su corriente una vez ha sido cargada, y en caso de que la resistencia que vea la inductancia sea muy alta en algún momento después que ha almacenado energía, el voltaje que se genera en la terminal puede ser muy alto. El uso de diodos de giro libre o “freewheel” se utilizan para corregir problemas relacionados con estos efectos [4]. Este efecto también se observa en la gráfica, pues el voltaje de ánodo observa un pico (negativo), que sale de la escala de la gráfica.

## 5.4 REFERENCIAS

- [1] R. Geiger, P. Allen, N. Strader, “VLSI design techniques for analog and digital circuits”, McGraw-Hill, USA 1990.
- [2] S.M. Sze, “Physics of Semiconductor Devices”, John Wiley & Sons, 2<sup>nd</sup> Edition, USA 1981.
- [3] N.C. Voulgaris, “On the variation of small-signal alphas of a p-n-p-n with current”, Solid State Electronics Pergamon Press, Great Britain 1967.
- [4] M. Rashid, “Electrónica de Potencia”, Editorial Prentice Hall, 2<sup>a</sup> Edición en español, México 1995.

# **CAPÍTULO VI**

## **CONCLUSIONES E INVESTIGACIÓN A FUTURO**

---

En esta tesis se presenta una alternativa para la obtención de modelos de SCR para SPICE, a partir de otra herramienta de simulación orientada a procesos de fabricación y características eléctricas de semiconductores, esta herramienta es llamada ISE.

### **6.1 CONCLUSIONES**

#### **6.1.1 Conclusiones acerca del uso de herramientas de simulación**

Un problema común en las herramientas de simulación es que su uso está limitado por factores tales como:

- El objetivo con el cual es diseñada la herramienta dificulta su uso en aplicaciones distintas a las originales.
- Problemas de convergencia en la solución de las ecuaciones que genera el simulador. Por lo cual es necesario

#### **6.1.2 Conclusiones acerca del simulador SPICE para el diseño de sistemas electrónicos**

Las distintas versiones de SPICE seguirán siendo ampliamente utilizadas, además de las ventajas señaladas en capítulo I debido principalmente a la facilidad de uso y rápida curva de aprendizaje, en comparación con otros simuladores.

En el área de la electrónica de potencia el desarrollo de modelos para los dispositivos semiconductores de potencia es un área que seguirá en desarrollo constante.

### **6.1.3 Conclusiones acerca de los programas de ISE**

Se incluyen estas conclusiones del programa ISE por ser este programa actualmente de poca difusión. El paquete de simulación ISE demostró ser una herramienta poderosa para el estudio de dispositivos semiconductores. Los diferentes módulos que la componen permiten flexibilidad en la manera de plantear la estrategia de simulación.

Las principales ventajas de ISE son:

- Permite la definición de un dispositivo semiconductor por medio de procesos de manufactura comunes, por medio de perfiles analíticos o una combinación de ambas.
- Gran capacidad para la definición y manejo de las mallas que definen los elementos semiconductores.
- Diversidad en los modos de visualización y capacidad de procesamiento posterior de los resultados obtenidos en los distintos módulos.
- Permite experimentar con estructuras nuevas.

Entre las desventajas de ISE se encuentran:

- Curva de aprendizaje demasiado lenta.
- El paquete es una colección de distintos módulos realizados por grupos de personas distintos, por lo anterior no tiene uniformidad en su forma de uso.
- El paquete aún y con la flexibilidad que presenta está orientado a estructuras de dimensiones pequeñas, y al diseño a nivel físico de elementos de circuitos integrados.
- No existe soporte técnico para licencias educativas.

### **6.1.4 Conclusiones acerca de los modelos en SPICE para tiristores**

Se decidió hacer esta sección separada de las conclusiones relacionadas con el simulador SPICE debido a la importancia de los modelos para SCR y sus similares.

A pesar de la popularidad de SPICE para las simulaciones eléctricas de distintos dispositivos y sistemas, la falta de un modelo para SCR ha sido una desventaja y ha sido un tema de gran discusión en el área.

Han sido propuestos diferentes esquemas para estos dispositivos, de los cuales los últimos trabajos se orientan al uso de modelos basados en el comportamiento, lo anterior es debido principalmente a la dificultad en la obtención de parámetros para los modelos estructurales, como el desarrollado en el presente trabajo.

Esta diversidad de modelos ha ocasionado que el uso de SPICE para sistemas de potencia no se haya aprovechado en su totalidad. Hasta el momento ningún modelo es capaz de

reproducir todas las características del SCR de manera eficiente, y aquellos modelos que logran simular la mayor parte del comportamiento de estos dispositivos cuentan con un gran número de variables, que en muchas de las veces, no tienen conexión con algún parámetro de fabricación o posible de medir. Lo anterior contrasta con las posibilidades y aprovechamiento que se hace en las simulaciones de otros campos como el diseño digital y de circuitos integrados.

Una de las principales contribuciones de esta tesis fue el desarrollar un modelo sencillo y con pocas variables para los SCR en sus distintos regímenes de operación, en comparación con modelos con muchas variables (muchas de ellas sin fundamento físico) y en los cuales casi cualquier tipo de comportamiento se puede simular. Este tipo de análisis (con pocas variables) en algunas veces es difícil ya que la estructura de los SCR es compleja y muchos de los parámetros del dispositivo no están disponibles, o en aquellos que son susceptibles de medición la incertidumbre es alta. Sin embargo, se prefirió aventurarse en la extracción de parámetros y simulaciones eléctricas de SCR en este trabajo usando un modelo sencillo dada la facilidad de contar con una herramienta como ISE, además de las facilidades prestadas por un fabricante local de este tipo de dispositivos.

El modelo obtenido para el SCR del cual se tiene el proceso de fabricación tiene las siguientes características:

El voltaje de ruptura se origina de las características del circuito de dos transistores y una resistencia, sin necesidad de utilizar un diodo que originalmente estaba incluido en el modelo de Hu-Ki, que no corresponde a la estructura física del SCR.

- Se explica que el circuito obtenido es la forma más simple y cercana a la realidad de representar el SCR.

El modelo obtenido es capaz de simular otras características aparte del voltaje de ruptura en polarización directa como  $I_H$ ,  $I_{GT}$ ,  $V_{GT}$ .

- Simula adecuadamente los requerimientos mínimos de simulación de un SCR, mantiene el bloqueo en ambas polarizaciones, se enciende con la aplicación de una corriente en el gatillo, y pasa a su estado de apagado al cambiar la polaridad.

## 6.2 APORTACIONES

Las principales aportaciones de la tesis son:

- Contiene una compilación de los principales modelos usados en SPICE y los alcances de estos.
- Se proponen algunos circuitos junto con su implementación en SPICE para observar el desempeño de las características eléctricas de los modelos.
- Se logró aplicar los resultados de ISE a SPICE por medio del modelo obtenido.

- El documento sirve como una guía introductoria que facilita el aprendizaje del simulador ISE.
- Se da un procedimiento para la simulación de estructuras de gran tamaño.
- Se comprueba la precisión de los resultados en la simulación del proceso de manufactura con otro paquete de simulación (ATHENA de SILVACO).
- Se obtuvo un modelo para el MCR100-8 de On Semiconductor, este modelo para SPICE se basa en la estructura del mismo, y los parámetros de este se basan en la simulación del proceso de fabricación.
- Con relación al ISE, a pesar de que éste permite flexibilidad en su uso, se observa a partir de los ejemplos, los casos de estudio y la forma en que están hechos los menús, que su intención principal está orientada a procesos relacionados con circuitos integrados y tecnología planar. Los dispositivos simulados en este trabajo tienen dimensiones tan grandes como el grueso de la oblea ( $160\mu\text{m}$ ), y sus contactos se localizan en ambos extremos. Sin embargo la extracción de parámetros de SCR fue exitosa.

### 6.3 PROPUESTAS DE INVESTIGACIÓN A FUTURO

Como posibles trabajos que continúen esta tesis se proponen las siguiente opciones:

- En el ámbito de la simulación de procesos de manufactura se recomienda utilizar simulaciones en 3 dimensiones con programas como PROSIT y GIP. Los simuladores en 3 dimensiones como tales son escasos y raramente utilizados, por la gran complejidad en las mallas que se generan. Los programas que se mencionan tienen la posibilidad de realizar simulaciones en tres dimensiones, a partir de la interpolación de varias simulaciones en dos dimensiones, lo que permite reducir la complejidad en la simulación.
- También se recomienda seguir utilizando 2 dimensiones, tal como se hizo en el presente trabajo, pero con la intención de simular la estructura completa, con el fin de estudiar el comportamiento del dispositivo con distintos perfiles de impurificación.
- Otro posible trabajo es hacer el modelo de dos transistores complementarios, pero el modelo del transistor sería un macromodelo, de manera tal que se ajuste a las ecuaciones de Ebers-Moll u otras más elaboradas, lo que se pretende con esto es que el voltaje de ruptura se presente de manera natural en las uniones  $p-n$ .
- Finalmente se propone que SPICE sea modificado desarrollando un modelo para los tiristores que no se base en ninguno de las dos clases de modelos existentes, sino que forme parte de las primitivas del programa. Como primera aproximación se podría basar en las ecuaciones de su comportamiento a nivel de la física del semiconductor en bloques que representen el comportamiento, esto es hacer un modelo basado en las ecuaciones que rigen el modelo, pero antes de modificar el código de SPICE se propone probarlo utilizando una librería que contiene SPICE de ORCAD (ABM), por la facilidad de estos bloques para implementar ecuaciones.

# APÉNDICE A

---

## A.1 ARCHIVO DE ENTRADA EN SPICE PARA LA SIMULACIÓN DEL CIRCUITO 3.1 b)

El siguiente listado puede ser usado para observar la resistencia negativa en el circuito de dos transistores. Para la figura 3.2 donde en la cuál se varía la resistencia R1, para la simulación se utilizó el PSPICE, con la finalidad de facilitar la visualización de la simulación para diferentes valores a la vez.

```
*CIRCUITO DE TRANSISTORES RETROALIMENTADOS CON UNA
*RESISTENCIA
*DE BASE A EMISOR DEL TRANSITOR N-P-N
```

```
.MODEL PBJT NPN IS=1.0E-13 BF=99.0 BR=0.25
.MODEL NBJT PNP IS=1.0E-13 BF=99.0 BR=0.25
```

```
Q1 2 3 1 PBJT
Q2 3 2 0 NBJT
R1 2 0 5
I1 0 1 DC 2.5M
```

```
.DC I1 0 100M 0.05M
.OP
.PROBE
.END
```

## A.2 MODELO DE TECCOR/INTUSOFT PARA EL 2N5063

El siguiente modelo se encuentra en la página electrónica de Teccor, y también fue proporcionado por la compañía de Software Intusoft a solicitud con fines académicos.

```
*SYM=SCR
*SRC=2N5063;2N5063;SCRs;TECCOR; 150V 0.8A
.SUBCKT 2N5063 1 2 3
* TERMINALS: A G K
QP 6 4 1 POUT OFF
QN 4 6 5 NOUT OFF
RF 6 4 300K
```

```
RR 1 4 200K
RGK 6 5 80
RG 2 6 9.09
RK 3 5 0.112
DF 6 4 ZF
DR 1 4 ZR
DGK 6 5 ZGK
.MODEL ZF D (IS=3.2E-16 IBV=100U BV=150)
.MODEL ZR D (IS=3.2E-16 IBV=100U BV=150)
.MODEL ZGK D (IS=3.2E-16 IBV=100U BV=5)
.MODEL POUT PNP (IS=320F BF=1 CJE=402P TF=102U)
.MODEL NOUT NPN (IS=320F BF=100 RC=0.45 CJE=2.01N CJC=402P
+ TF=3.74U)
.ENDS
```

### **A.3 HOJAS DE DATOS DE TECCOR PARA SCR DE GATILLO SENSIBLE**

Las siguientes páginas corresponden a las hojas de datos para los SCR de gatillo sensible de TECCOR.

Selected Packages\*  
**U.L. RECOGNIZED**  
File #E71639




TO-202AB



TO - 92



THERMOTAB  
TO-220AB



# Sensitive SCRs

(0.8 – 10 Amps)

## General Description

The Teccor Electronics, Inc. line of sensitive SCR semiconductors are half-wave unidirectional gate-controlled rectifiers (SCR-thyristor) which complement Teccor's line of power SCRs. This group of packages offers ratings of 0.8-10 amps, and 50-600 volts with gate sensitivities of 12-500 microamps. If gate currents in the 10-50 milliamp ranges are required, please consult Teccor's non-sensitive SCR technical data sheets.

## Electrically Isolated Packages

This group of Teccor sensitive SCRs is available in a choice of three different product packages. The TO-220AB and TO-92 are electrically isolated where the case or tab is internally isolated to allow the use of low cost assembly and convenient packaging techniques.

## Glass Passivation

Teccor's line of SCRs features glass-passivated junctions to ensure long term device reliability and parameter stability. Teccor's glass offers a rugged, reliable barrier against junction contamination.

Tape-and-reel packaging is available for the TO-92 package. Please consult factory for more information.

Variations of devices covered in this data sheet are available for custom design applications. Please consult the factory for more information.

## Features

**Electrically-Isolated To-220AB package**  
**High Voltage Capability up to 600 Volts**  
**High Surge Capability — up to 100 Amps**  
**Glass Chip Passivation**

# Electrical Specifications

TYPE	Part Number	$I_T$		$V_{DRM}$ & $V_{RRM}$	$I_{GT}$	$I_{DRM}$ & $I_{RRM}$			$V_{TM}$	$V_{GT}$			$I_H$	
	 TO-92 See "Package Dimensions" section for variations.	Maximum On-state Current (1)		Repetitive Peak Off-state Forward & Reverse Voltage	DC Gate Trigger Current (2) (11) (17)	Peak Off-state Current at $V_{DRM}$ & $V_{RRM}$ (19)			Peak On-state Voltage $T_C = 25^\circ C$ (3) (10)	DC Gate Trigger Voltage (4) (11)			DC Holding Current Initial On-state Current =20mAmps (5) (14) (18)	
		Amps				Volts	$\mu$ Amps	$\mu$ Amps		Volts	Volts			
		RMS	AV								$T_C = -65^\circ C$	$T_C = 25^\circ C$		$T_C = 100^\circ C$
MAX	MIN	MAX	MAX	MAX	MAX	MAX	MIN	MAX						
0.8 Amp	EC103A	0.8	0.51	100	200	1.0	50	1.7	1.2	0.8	.25	5.0		
	EC103B	0.8	0.51	200	200	1.0	50	1.7	1.2	0.8	.25	5.0		
	EC103C	0.8	0.51	300	200	1.0	50	1.7	1.2	0.8	.25	5.0		
	EC103D	0.8	0.51	400	200	1.0	50	1.7	1.2	0.8	.25	5.0		
	EC103E	0.8	0.51	500	200	1.0	50	1.7	1.2	0.8	.25	5.0		
	EC103M	0.8	0.51	600	200	2.0	100	1.7	1.2	0.8	.25	5.0		
	EC103A1	0.8	0.51	100	12	1.0	50	1.7	1.2	0.8	0.2	5.0		
	EC103B1	0.8	0.51	200	12	1.0	50	1.7	1.2	0.8	0.2	5.0		
	EC103C1	0.8	0.51	300	12	1.0	50	1.7	1.2	0.8	0.2	5.0		
	EC103D1	0.8	0.51	400	12	1.0	50	1.7	1.2	0.8	0.2	5.0		
	EC103E1	0.8	0.51	500	12	1.0	50	1.7	1.2	0.8	0.2	5.0		
	EC103M1	0.8	0.51	600	12	2.0	100	1.7	1.2	0.8	0.2	5.0		
	EC103A2	0.8	0.51	100	50	1.0	50	1.7	1.2	0.8	.25	5.0		
	EC103B2	0.8	0.51	200	50	1.0	50	1.7	1.2	0.8	.25	5.0		
	EC103C2	0.8	0.51	300	50	1.0	50	1.7	1.2	0.8	.25	5.0		
	EC103D2	0.8	0.51	400	50	1.0	50	1.7	1.2	0.8	.25	5.0		
	EC103E2	0.8	0.51	500	50	1.0	50	1.7	1.2	0.8	.25	5.0		
	EC103M2	0.8	0.51	600	50	2.0	100	1.7	1.2	0.8	.25	5.0		
	EC103A3	0.8	0.51	100	500	1.0	50	1.7	1.2	0.8	.25	8.0		
	EC103B3	0.8	0.51	200	500	1.0	50	1.7	1.2	0.8	.25	8.0		
	EC103C3	0.8	0.51	300	500	1.0	50	1.7	1.2	0.8	.25	8.0		
	EC103D3	0.8	0.51	400	500	1.0	50	1.7	1.2	0.8	.25	8.0		
	EC103E3	0.8	0.51	500	500	1.0	50	1.7	1.2	0.8	.25	8.0		
	EC103M3	0.8	0.51	600	500	2.0	100	1.7	1.2	0.8	.25	8.0		
	EC113A	0.8	0.51	100	200	2.0	100	1.7	1.2	0.8	.25	15.0		
	EC113B	0.8	0.51	200	200	2.0	100	1.7	1.2	0.8	.25	15.0		
	EC113C	0.8	0.51	300	200	2.0	100	1.7	1.2	0.8	.25	15.0		
	EC113D	0.8	0.51	400	200	2.0	100	1.7	1.2	0.8	.25	15.0		
	EC113E	0.8	0.51	500	200	2.0	100	1.7	1.2	0.8	.25	15.0		
	EC113M	0.8	0.51	600	200	2.0	100	1.7	1.2	0.8	.25	15.0		
	EC113A3	0.8	0.51	100	500	2.0	100	1.7	1.2	0.8	.25	15.0		
	EC113B3	0.8	0.51	200	500	2.0	100	1.7	1.2	0.8	.25	15.0		
	EC113C3	0.8	0.51	300	500	2.0	100	1.7	1.2	0.8	.25	15.0		
	EC113D3	0.8	0.51	400	500	2.0	100	1.7	1.2	0.8	.25	15.0		
	EC113E3	0.8	0.51	500	500	2.0	100	1.7	1.2	0.8	.25	15.0		
	EC113M3	0.8	0.51	600	500	2.0	100	1.7	1.2	0.8	.25	15.0		
2N5060	0.8	0.51	30	200	1.0	50	1.7	1.2	0.8	.25	5.0			
2N5061	0.8	0.51	60	200	1.0	50	1.7	1.2	0.8	.25	5.0			
2N5062	0.8	0.51	100	200	1.0	50	1.7	1.2	0.8	.25	5.0			
2N5063	0.8	0.51	150	200	1.0	50	1.7	1.2	0.8	.25	5.0			
2N5064	0.8	0.51	200	200	1.0	50	1.7	1.2	0.8	.25	5.0			
2N6564	0.8	0.51	300	200	1.0	100	1.7	1.2	0.8	.25	5.0			
2N6565	0.8	0.51	400	200	1.0	100	1.7	1.2	0.8	.25	5.0			
1.5 AMPS	TCR22-2	1.5	.95	50	200	1.0	50	100	1.5	1.0	0.8	.25	5.0	
	TCR22-3	1.5	.95	100	200	1.0	50	100	1.5	1.0	0.8	.25	5.0	
	TCR22-4	1.5	.95	200	200	1.0	50	100	1.5	1.0	0.8	.25	5.0	
	TCR22-6	1.5	.95	400	200	1.0	50	100	1.5	1.0	0.8	.25	5.0	
TCR22-8	1.5	.95	600	200	2.0	100	200	1.5	1.0	0.8	.25	5.0		

See General Notes and Electrical Specifications Notes on page 5-4.

# Sensitive SCRs

$I_{GM}$ Peak Gate Current (16)  Amps	$V_{GRM}$ Peak Reverse Gate Voltage  Volts	$P_{GM}$ Peak Gate Power Dissipation (16)  Watts	$P_{G(AV)}$ Average Gate Power Dissipation  Watts	$I_{TSM}$ Peak One Cycle Surge Forward Current (6) (7) (12)  Amps		dv/dt Critical Rate-Of-Rise Of Forward Off-State Voltage  Volts/ $\mu$ Sec	di/dt Maximum Rate-Of-Change Of On-State Current $I_{GT} = 50mA$ With $0.1\mu s$ Rise Time  Amps/ $\mu$ Sec	$t_{gt}$ Gate Controlled Turn-On Time Gate Pulse = 10mA Min. Width = $15\mu s$ With Rise Time $\leq 0.1\mu s$ (8)  $\mu$ Sec	$t_q$ Circuit Commutated Turn-Off Time (9)  $\mu$ Sec	$I^2t$ RMS Surge (Non-Repetitive) On-State Current For A Period Of 8.3ms For Fusing  Amps <sup>2</sup> /Sec
				60Hz	50Hz					
	MIN					MIN		TYP	MAX	
1.0	5.0	1.0	0.1	20	16	30	50	3.5	50	1.6
1.0	5.0	1.0	0.1	20	16	30	50	3.5	50	1.6
1.0	5.0	1.0	0.1	20	16	30	50	3.5	50	1.6
1.0	5.0	1.0	0.1	20	16	30	50	3.5	50	1.6
1.0	5.0	1.0	0.1	20	16	20	50	3.5	50	1.6
1.0	5.0	1.0	0.1	20	16	15	50	3.5	50	1.6
1.0	5.0	1.0	0.1	20	16	20	50	2.0	60	1.6
1.0	5.0	1.0	0.1	20	16	20	50	2.0	60	1.6
1.0	5.0	1.0	0.1	20	16	20	50	2.0	60	1.6
1.0	5.0	1.0	0.1	20	16	15	50	2.0	60	1.6
1.0	5.0	1.0	0.1	20	16	10	50	2.0	60	1.6
1.0	5.0	1.0	0.1	20	16	25	50	3.0	60	1.6
1.0	5.0	1.0	0.1	20	16	25	50	3.0	60	1.6
1.0	5.0	1.0	0.1	20	16	25	50	3.0	60	1.6
1.0	5.0	1.0	0.1	20	16	20	50	3.0	60	1.6
1.0	5.0	1.0	0.1	20	16	10	50	3.0	60	1.6
1.0	5.0	1.0	0.1	20	16	40	50	5.0	45	1.6
1.0	5.0	1.0	0.1	20	16	40	50	5.0	45	1.6
1.0	5.0	1.0	0.1	20	16	40	50	5.0	45	1.6
1.0	5.0	1.0	0.1	20	16	30	50	5.0	45	1.6
1.0	5.0	1.0	0.1	20	16	30	50	4.0	30	1.6
1.0	5.0	1.0	0.1	20	16	30	50	4.0	30	1.6
1.0	5.0	1.0	0.1	20	16	30	50	4.0	30	1.6
1.0	5.0	1.0	0.1	20	16	30	50	4.0	30	1.6
1.0	5.0	1.0	0.1	20	16	20	50	4.0	30	1.6
1.0	5.0	1.0	0.1	20	16	15	50	4.0	30	1.6
1.0	5.0	1.0	0.1	20	16	40	50	5.0	18	1.6
1.0	5.0	1.0	0.1	20	16	40	50	5.0	18	1.6
1.0	5.0	1.0	0.1	20	16	40	50	5.0	18	1.6
1.0	5.0	1.0	0.1	20	16	40	50	5.0	18	1.6
1.0	5.0	1.0	0.1	20	16	30	50	5.0	18	1.6
1.0	5.0	1.0	0.1	20	16	20	50	5.0	18	1.6
1.0	5.0	1.0	0.1	20	16	25	50	2.2	60	1.6
1.0	5.0	1.0	0.1	20	16	25	50	2.2	60	1.6
1.0	5.0	1.0	0.1	20	16	25	50	2.2	60	1.6
1.0	5.0	1.0	0.1	20	16	25	50	2.2	60	1.6
1.0	6.0	1.0	0.1	20	16	25	50	2.2	60	1.6
1.0	6.0	1.0	0.1	20	16	25	50	2.2	60	1.6
1.0	6.0	1.0	0.1	20	16	75	50	3.5	50	1.6
1.0	6.0	1.0	0.1	20	16	75	50	3.5	50	1.6
1.0	6.0	1.0	0.1	20	16	60	50	3.5	50	1.6
1.0	6.0	1.0	0.1	20	16	40	50	3.5	50	1.6
1.0	6.0	1.0	0.1	20	16	30	50	3.5	50	1.6

See General Notes and Electrical Specifications Notes on page 5-4.

# Electrical Specifications

TYPE	Part Number	$I_T$		$V_{DRM}$ & $V_{RRM}$	$I_{GT}$	$I_{DRM}$ & $I_{RRM}$		$V_{TM}$	$V_{GT}$			$I_H$	$I_{GM}$
	Non-Isolated												
		Maximum On-State Current (1)		Repetitive Peak Off-State Forward & Reverse Voltage	DC Gate Trigger Current (2) (11) (13)	Peak Off-State Current at $V_{DRM}$ & $V_{RRM}$ (19)		Peak On-State Voltage $T_C = 25^\circ C$ (3) (10)	DC Gate Trigger Voltage (4) (11)	DC Holding Current Initial On-State Current = 20mA (5) (15) (18)	Peak Gate Current (16)		
TO-202AB	Amps				$\mu$ Amps			Volts			mAmps		
See "Package Dimensions" section for variations.	$I_{T(RMS)}$	$I_{T(AV)}$	Volts	$\mu$ Amps	$T_C = 25^\circ C$	$T_C = 110^\circ C$	Volts	$T_C = -40^\circ C$	$T_C = 25^\circ C$	$T_C = 110^\circ C$	$T_C = 25^\circ C$	Amps	
	MAX	MAX	MIN	MAX	MAX	MAX	MAX	MAX	MAX	MIN	MAX		
4.0 Amps	T106F1	4.0	2.5	50	200	2.0	100	2.2	1.0	0.8	0.2	5.0	1.0
	T106A1	4.0	2.5	100	200	2.0	100	2.2	1.0	0.8	0.2	5.0	1.0
	T106B1	4.0	2.5	200	200	2.0	100	2.2	1.0	0.8	0.2	5.0	1.0
	T106C1	4.0	2.5	300	200	2.0	100	2.2	1.0	0.8	0.2	5.0	1.0
	T106D1	4.0	2.5	400	200	2.0	100	2.2	1.0	0.8	0.2	5.0	1.0
	T106E1	4.0	2.5	500	200	2.0	100	2.2	1.0	0.8	0.2	5.0	1.0
	T106M1	4.0	2.5	600	200	2.0	100	2.2	1.0	0.8	0.2	5.0	1.0
	T107F1	4.0	2.5	50	500	2.0	100	2.5	1.0	0.8	0.2	6.0	1.0
	T107A1	4.0	2.5	100	500	2.0	100	2.5	1.0	0.8	0.2	6.0	1.0
	T107B1	4.0	2.5	200	500	2.0	100	2.5	1.0	0.8	0.2	6.0	1.0
	T107C1	4.0	2.5	300	500	2.0	100	2.5	1.0	0.8	0.2	6.0	1.0
	T107D1	4.0	2.5	400	500	2.0	100	2.5	1.0	0.8	0.2	6.0	1.0
	T107E1	4.0	2.5	500	500	2.0	100	2.5	1.0	0.8	0.2	6.0	1.0
	T107M1	4.0	2.5	600	500	2.0	100	2.5	1.0	0.8	0.2	6.0	1.0

## General Notes

Teccor 2N5060 and 2N6564 Series devices conform to all JEDEC registered data. See specifications table on page 5-2.

The case temperature ( $T_C$ ) is measured as shown on dimensional outline drawings. See "Package Dimensions" section of this catalog.

All measurements (except  $I_{GT}$ ) are made with an external resistor  $R_{GK} = 1k\Omega$  unless otherwise noted.

All measurements are made at 60Hz with a resistive load at an ambient temperature of  $+25^\circ C$  unless otherwise specified.

Operating temperature ( $T_J$ ) is  $-85^\circ C$  to  $+110^\circ C$  for "EC" Series devices;  $-65^\circ C$  to  $+125^\circ C$  for "2N" Series devices;  $-40^\circ C$  to  $+125^\circ C$  for "TCR" Series; and  $-40^\circ C$  to  $+110^\circ C$  for all others.

Storage temperature range ( $T_S$ ) is  $-85^\circ C$  to  $+150^\circ C$  for TO-92 devices;  $-40^\circ C$  to  $+150^\circ C$  for TO-202 devices; and  $-40^\circ C$  to  $+125^\circ C$  for all others.

Lead solder temperature is a maximum of  $+230^\circ C$  for 10 seconds maximum  $\geq 1/16"$  (1.59mm) from case.

## Electrical Specification Notes

- See Figures 5.1 through 5.9 for current ratings at specified operating case temperatures.
- See Figure 5.10 for  $I_{GT}$  vs  $T_C$ .
- See Figure 5.11 for instantaneous on-state current ( $I_T$ ) vs on-state voltage ( $V_T$ ) - (typical).
- See Figure 5.12 for  $V_{GT}$  vs  $T_C$ .
- See Figure 5.13 for  $I_H$  vs  $T_C$ .
- For more than one full cycle, see Figure 5.14.

- 0.8 - 4.0A devices also have a pulse peak forward current on-state rating (repetitive) of 75A. This rating applies for operation at 60Hz,  $75^\circ C$  maximum tab (or anode) lead temperature, switching from 80V peak, sinusoidal current pulse width of  $10\mu s$  minimum,  $15\mu s$  maximum. See Figures 5.20 and 5.21.
- See Figure 5.15 for  $t_{\sigma}$  vs  $I_{GT}$ .
- Test conditions as follows:  
 $T_C \leq 80^\circ C$ , rectangular current waveform; rate-of-rise of current  $\leq 10A/\mu s$ . Rate-of-reversal of current  $\leq 5A/\mu s$ .  $I_{TM} = 1A$  (50 $\mu s$  pulse) Repetition Rate = 60pps.  $V_{RRM} = \text{Rated}$ .  $V_R = 15V$  minimum,  $V_{DRM} = \text{Rated}$ . Rate-of-rise reapplied forward blocking voltage =  $5V/\mu s$ . Gate Bias = 0V,  $100\Omega$  (during turn-off time interval).
- Test condition is maximum rated RMS current except TO-92 devices are  $1.2A_{PK}$ ; T106/T107 devices are  $4A_{PK}$ .
- $V_D = 6VDC$ ,  $R_L = 100\Omega$ . See Figure 5.19 for simple test circuit for measuring gate trigger voltage and gate trigger current.
- See Figures 5.1 through 5.9 for maximum allowable case temperature at maximum rated current.
- $I_{GT} = 500\mu A$  maximum for  $T_C = -40^\circ C$  for T106 devices.
- $I_H = 10mA$  maximum for  $T_C = -65^\circ C$  for 2N5060 Series and 2N6564 Series devices.
- $I_H = 6mA$  maximum for  $T_C = -40^\circ C$  for T106 devices.
- Pulse Width  $\leq 10\mu s$ .
- $I_{GT} = 350\mu A$  maximum at  $T_C = -65^\circ C$  for 2N5060 Series and 2N6564 Series devices.
- Latching current can be higher than 20mA for higher  $I_{GT}$  types. Also latching current can be much higher at  $-40^\circ C$ . See Figure 5.18.
- $T_C = T_J$  for test conditions in off-state.

$V_{GRM}$	$P_{GM}$	$P_{G(AV)}$	$I_{TSM}$		$dv/dt$	$di/dt$	$t_{gt}$	$t_q$	$I^2t$
Peak Reverse Gate Voltage	Peak Gate Power Dissipation (16)	Average Gate Power Dissipation	Peak One Cycle Surge Forward Current (6) (7) (12)		Critical Rate-Of-Rise Of Forward Off-State Voltage	Maximum Rate-Of-Change Of On-State Current $I_{GT} = 50mA$ with $0.1\mu s$ Rise Time	Gate Controlled Turn-On Time Gate Pulse = $10mA$ Min. Width = $15\mu s$ with Rise Time $\leq 0.1\mu s$ (8)	Circuit Commutated Turn-Off Time (9)	RMS Surge (Non-Repetitive) On-State Current For A Period Of 8.3 msec for Fusing
			Amps		Volts/ $\mu Sec$				
Volts	Watts	Watts	60Hz	50Hz	$T_C = 110^\circ C$	Amps/ $\mu Sec$	$\mu Sec$	$\mu Sec$	Amps <sup>2</sup> Sec
MIN					TYP		TYP	MAX	
6.0	1.0	0.1	20	16	8	50	4.0	50	1.6
6.0	1.0	0.1	20	16	8	50	4.0	50	1.6
6.0	1.0	0.1	20	16	8	50	4.0	50	1.6
6.0	1.0	0.1	20	16	8	50	4.0	50	1.6
6.0	1.0	0.1	20	16	8	50	4.0	50	1.6
6.0	1.0	0.1	20	16	8	50	4.0	50	1.6
6.0	1.0	0.1	20	16	8	50	4.0	50	1.6
6.0	1.0	0.1	20	16	8	50	5.0	45	1.6
6.0	1.0	0.1	20	16	8	50	5.0	45	1.6
6.0	1.0	0.1	20	16	8	50	5.0	45	1.6
6.0	1.0	0.1	20	16	8	50	5.0	45	1.6
6.0	1.0	0.1	20	16	8	50	5.0	45	1.6
6.0	1.0	0.1	20	16	8	50	5.0	45	1.6
6.0	1.0	0.1	20	16	8	50	5.0	45	1.6
6.0	1.0	0.1	20	16	8	50	5.0	45	1.6

# Electrical Specifications

TYPE	Part Number		$I_T$		$V_{DRM}$ & $V_{RRM}$	$I_{GT}$	$I_{DRM}$ & $I_{RRM}$		$V_{TM}$	$V_{GT}$			$I_H$				
	Isolated	Non-Isolated															
			Maximum On-State Current (1)				Repetitive Peak Off-State Forward & Reverse Voltage	DC Gate Trigger Current (2) (11)		Peak Off-State Current at $V_{DRM}$ & $V_{RRM}$ (19)		Peak On-State Voltage $T_C = 25^\circ C$ (3) (10)		DC Gate Trigger Voltage (4) (11)			DC Holding Current Initial On-State Current = 20mA (5) (18)
	TO-220AB	TO-202AB	Amps							mAmps				Volts			
See "Package Dimensions" section for variations.		$I_{T(RMS)}$	$I_{T(AV)}$	Volts	$\mu$ Amps	$T_C = 25^\circ C$	$T_C = 110^\circ C$	Volts	$T_C = -40^\circ C$	$T_C = 25^\circ C$	$T_C = 110^\circ C$	mAmps					
		MAX	MAX	MIN	MAX	MAX	MAX	MAX	MAX	MAX	MIN	MAX					
6.0 Amps	S0506LS2	S0506FS21	6.0	3.8	50	200	.005	0.25	1.6	1.0	0.8	.25	6.0				
	S0506LS3	S0506FS31	6.0	3.8	50	500	.005	0.25	1.6	1.0	0.8	.25	8.0				
	S1006LS2	S1006FS21	6.0	3.8	100	200	.005	0.25	1.6	1.0	0.8	.25	6.0				
	S1006LS3	S1006FS31	6.0	3.8	100	500	.005	0.25	1.6	1.0	0.8	.25	8.0				
	S2006LS2	S2006FS21	6.0	3.8	200	200	.005	0.25	1.6	1.0	0.8	.25	6.0				
	S2006LS3	S2006FS31	6.0	3.8	200	500	.005	0.25	1.6	1.0	0.8	.25	8.0				
	S4006LS2	S4006FS21	6.0	3.8	400	200	.005	0.25	1.6	1.0	0.8	.25	6.0				
	S4006LS3	S4006FS31	6.0	3.8	400	500	.005	0.25	1.6	1.0	0.8	.25	8.0				
	S6006LS2	S6006FS21	6.0	3.8	600	200	.005	0.25	1.6	1.0	0.8	.25	6.0				
S6006LS3	S6006FS31	6.0	3.8	600	500	.005	0.25	1.6	1.0	0.8	.25	8.0					
8.0 Amps	S0508LS2	S0508FS21	8.0	5.1	50	200	.005	0.25	1.6	1.0	0.8	.25	6.0				
	S0508LS3	S0508FS31	8.0	5.1	50	500	.005	0.25	1.6	1.0	0.8	.25	8.0				
	S1008LS2	S1008FS21	8.0	5.1	100	200	.005	0.25	1.6	1.0	0.8	.25	6.0				
	S1008LS3	S1008FS31	8.0	5.1	100	500	.005	0.25	1.6	1.0	0.8	.25	8.0				
	S2008LS2	S2008FS21	8.0	5.1	200	200	.005	0.25	1.6	1.0	0.8	.25	6.0				
	S2008LS3	S2008FS31	8.0	5.1	200	500	.005	0.25	1.6	1.0	0.8	.25	8.0				
	S4008LS2	S4008FS21	8.0	5.1	400	200	.005	0.25	1.6	1.0	0.8	.25	6.0				
	S4008LS3	S4008FS31	8.0	5.1	400	500	.005	0.25	1.6	1.0	0.8	.25	8.0				
	S6008LS2	S6008FS21	8.0	5.1	600	200	.005	0.25	1.6	1.0	0.8	.25	6.0				
S6008LS3	S6008FS31	8.0	5.1	600	500	.005	0.25	1.6	1.0	0.8	.25	8.0					
10.0 Amps	S0510LS2	S0510FS21	10.0	6.4	50	200	.005	0.25	1.6	1.0	0.8	.25	6.0				
	S0510LS3	S0510FS31	10.0	6.4	50	500	.005	0.25	1.6	1.0	0.8	.25	8.0				
	S1010LS2	S1010FS21	10.0	6.4	100	200	.005	0.25	1.6	1.0	0.8	.25	6.0				
	S1010LS3	S1010FS31	10.0	6.4	100	500	.005	0.25	1.6	1.0	0.8	.25	8.0				
	S2010LS2	S2010FS21	10.0	6.4	200	200	.005	0.25	1.6	1.0	0.8	.25	6.0				
	S2010LS3	S2010FS31	10.0	6.4	200	500	.005	0.25	1.6	1.0	0.8	.25	8.0				
	S4010LS2	S4010FS21	10.0	6.4	400	200	.005	0.25	1.6	1.0	0.8	.25	6.0				
	S4010LS3	S4010FS31	10.0	6.4	400	500	.005	0.25	1.6	1.0	0.8	.26	8.0				
	S6010LS2	S6010FS21	10.0	6.4	600	200	.005	0.25	1.6	1.0	0.8	.25	6.0				
S6010LS3	S6010FS31	10.0	6.4	600	500	.005	0.25	1.6	1.0	0.8	.25	8.0					

## General Notes

Teccor 2N5060 and 2N6564 Series devices conform to all JEDEC registered data. See specifications table on page 5-2.

The case temperature ( $T_C$ ) is measured as shown on dimensional outline drawings. See "Package Dimensions" section of this catalog.

All measurements (except  $I_{GT}$ ) are made with an external resistor  $R_{GK} = 1k\Omega$  unless otherwise noted.

All measurements are made at 60Hz with a resistive load at an ambient temperature of  $+25^\circ C$  unless otherwise specified.

Operating temperature ( $T_J$ ) is  $-65^\circ C$  to  $+110^\circ C$  for "EC" Series devices;  $-85^\circ C$  to  $+125^\circ C$  for "2N" Series devices;  $-40^\circ C$  to  $+125^\circ C$  for "TCR" Series; and  $-40^\circ C$  to  $+110^\circ C$  for all others.

Storage temperature range ( $T_S$ ) is  $-65^\circ C$  to  $+150^\circ C$  for TO-92 devices;  $-40^\circ C$  to  $+150^\circ C$  for TO-202 devices; and  $-40^\circ C$  to  $+125^\circ C$  for all others.


Lead solder temperature is a maximum of  $+230^\circ C$  for 10 seconds maximum  $\geq 1/16"$  (1.59mm) from case.

$I_{GM}$	$V_{GRM}$	$P_{GM}$	$P_{G(AV)}$	$I_{TSM}$		dv/dt	di/dt	$t_{gt}$	$t_q$	$I^2t$
Amps	Volts	Watts	Watts	Amps		Volts/ $\mu$ Sec $T_C = 110^\circ C$	Amps/ $\mu$ Sec	$\mu$ Sec	$\mu$ Sec	Amps <sup>2</sup> Sec
	MIN			60 Hz	50 Hz	TYP		TYP	MAX	
1.0	6.0	1.0	0.1	100	83	20	100	4.0	50	41
1.0	6.0	1.0	0.1	100	83	20	100	5.0	45	41
1.0	6.0	1.0	0.1	100	83	10	100	4.0	50	41
1.0	6.0	1.0	0.1	100	83	10	100	5.0	45	41
1.0	6.0	1.0	0.1	100	83	10	100	4.0	50	41
1.0	6.0	1.0	0.1	100	83	10	100	5.0	45	41
1.0	6.0	1.0	0.1	100	83	5	100	4.0	50	41
1.0	6.0	1.0	0.1	100	83	5	100	5.0	45	41
1.0	6.0	1.0	0.1	100	83	5	100	4.0	50	41
1.0	6.0	1.0	0.1	100	83	5	100	5.0	45	41
1.0	6.0	1.0	0.1	100	83	20	100	4.0	50	41
1.0	6.0	1.0	0.1	100	83	20	100	5.0	45	41
1.0	6.0	1.0	0.1	100	83	10	100	4.0	50	41
1.0	6.0	1.0	0.1	100	83	10	100	5.0	45	41
1.0	6.0	1.0	0.1	100	83	10	100	4.0	50	41
1.0	6.0	1.0	0.1	100	83	10	100	5.0	45	41
1.0	6.0	1.0	0.1	100	83	5	100	4.0	50	41
1.0	6.0	1.0	0.1	100	83	5	100	5.0	45	41
1.0	6.0	1.0	0.1	100	83	5	100	4.0	50	41
1.0	6.0	1.0	0.1	100	83	5	100	5.0	45	41
1.0	6.0	1.0	0.1	100	83	20	100	4.0	50	41
1.0	6.0	1.0	0.1	100	83	20	100	5.0	45	41
1.0	6.0	1.0	0.1	100	83	10	100	4.0	50	41
1.0	6.0	1.0	0.1	100	83	10	100	5.0	45	41
1.0	6.0	1.0	0.1	100	83	10	100	4.0	50	41
1.0	6.0	1.0	0.1	100	83	10	100	5.0	45	41
1.0	6.0	1.0	0.1	100	83	5	100	4.0	50	41
1.0	6.0	1.0	0.1	100	83	5	100	5.0	45	41
1.0	6.0	1.0	0.1	100	83	5	100	4.0	50	41
1.0	6.0	1.0	0.1	100	83	5	100	5.0	45	41
1.0	6.0	1.0	0.1	100	83	5	100	4.0	50	41
1.0	6.0	1.0	0.1	100	83	5	100	5.0	45	41
1.0	6.0	1.0	0.1	100	83	5	100	4.0	50	41
1.0	6.0	1.0	0.1	100	83	5	100	5.0	45	41

## Electrical Specification Notes

- (1) See Figures 5.1 through 5.9 for current ratings at specified operating case temperatures.
- (2) See Figure 5.10 for  $I_{GT}$  vs  $T_C$ .
- (3) See Figure 5.11 for instantaneous on-state current ( $I_T$ ) vs on-state voltage ( $V_T$ ) - (typical).
- (4) See Figure 5.12 for  $V_{GT}$  vs  $T_C$ .
- (5) See Figure 5.13 for  $I_H$  vs  $T_C$ .
- (6) For more than one full cycle, see Figure 5.14.
- (7) 0.8 - 4.0A devices also have a pulse peak forward current on-state rating (repetitive) of 75A. This rating applies for operation at 60Hz, 75°C maximum tab (or anode) lead temperature, switching from 80V peak, sinusoidal current pulse width of 10 $\mu s$  minimum, 15 $\mu s$  maximum. See Figures 5.20 and 5.21.
- (8) See Figure 5.15 for  $t_{gt}$  vs  $I_{GT}$ .
- (9) Test conditions as follows:  
 $T_C \leq 80^\circ C$ , rectangular current waveform; rate-of-rise of current  $\leq 10A/\mu s$ . Rate-of-reversal of current  $\leq 5A/\mu s$ .  $I_{TM} = 1A$  (50 $\mu s$  pulse)  
 Repetition Rate = 60pps.  $V_{RRM} = \text{Rated}$ .  
 $V_R = 15V$  minimum,  $V_{DRM} = \text{Rated}$ . Rate-of-rise reapplied forward blocking voltage= 5V/ $\mu s$ . Gate Bias = 0V, 100 $\Omega$  (during turn-off time interval).
- (10) Test condition is maximum rated RMS current except TO-92 devices are 1.2A $P_{PK}$ ; T106/T107 devices are 4A $P_{PK}$ .
- (11)  $V_D = 6VDC$ ,  $R_L = 100\Omega$ . See Figure 5.19 for simple test circuit for measuring gate trigger voltage and gate trigger current.
- (12) See Figures 5.1 through 5.9 for maximum allowable case temperature at maximum rated current.
- (13)  $I_{GT} = 500\mu A$  maximum for  $T_C = -40^\circ C$  for T106 devices.
- (14)  $I_H = 10mA$  maximum for  $T_C = -65^\circ C$  for 2N5060 Series and 2N6564 Series devices.
- (15)  $I_H = 6mA$  maximum for  $T_C = -40^\circ C$  for T106 devices.
- (16) Pulse Width  $\leq 10\mu s$ .
- (17)  $I_{GT} = 350\mu A$  maximum at  $T_C = -65^\circ C$  for 2N5060 Series and 2N6564 Series devices.
- (18) Latching current can be higher than 20mA for higher  $I_{GT}$  types. Also latching current can be much higher at  $-40^\circ C$ . See Figure 5.18.
- (19)  $T_C = T_J$  for test conditions in off-state.

# Electrical Specifications

THERMAL RESISTANCE (STEADY STATE)				
$R_{\theta JC}$ [ $R_{\theta JA}$ ] °C/W (TYPICAL)				
	E	L	F2	F
				
	TO-92	THERMOTAB TO-220AB	TYPE 2 TO- 202AB	TYPE 1 & 3 TO-202AB
0.8 Amp	75 [160]			
1.5 Amps	50 [160]			
4.0 Amps			10 [100]	6.2 [80]
6.0 Amps		4.0 [65]		4.3
8.0 Amps		3.4		3.9
10.0 Amps		3.0		3.4

## Electrical Isolation

Teccor's isolated sensitive SCRs will withstand a minimum high potential test of 2500 VAC RMS from leads to mounting tab over the device's operating temperature range. See table below for other standard and optional isolation ratings.

ELECTRICAL ISOLATION FROM LEADS TO MOUNTING TAB	
VAC(RMS)	
	THERMOTAB** TO-220AB
2500	Standard
4000	Optional*

\*For 4000V Isolation use "V" Suffix in part number

\*\*UL Recognized File #E71639




Figure 5.1 Maximum Allowable Case Temperature vs RMS On-State Current (JEDEC "2N" Series and "EC" Series)




Figure 5.2 Maximum Allowable Case Temperature vs RMS On-State Current (T106 and T107)




Figure 5.3 Maximum Allowable Case Temperature vs Average On-State Current (JEDEC "2N" Series and "EC" Series)




Figure 5.4 Maximum Allowable Case Temperature vs Average On-State Current (T106 and T107)




Figure 5.7 Maximum Allowable Ambient Temperature vs Average On-State Current




Figure 5.5 Maximum Allowable Ambient Temperature vs On-State Current (1.5 Amp, JEDEC "2N" Series and "EC" Series)




Figure 5.8 Maximum Allowable Case Temperature vs RMS On-State Current




Figure 5.6 Maximum Allowable Ambient Temperature vs RMS On-State Current (T106 and T107)




Figure 5.9 Maximum Allowable Case Temperature vs Average On-State Current

# Electrical Specifications




Figure 5.10 Normalized DC Gate-Trigger Current vs Case Temperature




Figure 5.12 Normalized DC Gate-Trigger Voltage vs Case Temperature




Figure 5.11 Instantaneous On-State Current vs On-State Voltage (Typical)




Figure 5.13 Normalized DC Holding Current vs Case Temperature




Figure 5.14 Peak Surge On-State Current vs Surge Current Duration




Figure 5.15 Typical Turn-On Time vs Gate Trigger Current




Figure 5.16 Power Dissipation (Typical) vs RMS On-State Current




Figure 5.17 Power Dissipation (Typical) vs RMS On-State Current




Figure 5.18 Normalized DC Latching Current vs Case Temperature




Figure 5.19 Simple Test Circuit For Gate Trigger Voltage and Current Measurement

- Note:** V1 — 0-10 volt DC meter  
 VGT — 0-1 volt DC meter  
 $I_G$  — 0-1mA DC millimeter  
 R1 — 1K potentiometer

To measure gate trigger voltage and current, raise gate voltage ( $V_{GT}$ ) until meter reading V1 drops from 6 volts to 1 volt. Gate trigger voltage is the reading on  $V_{GT}$  just prior to V1 dropping. Gate trigger current  $I_{GT}$  can be computed from the relationship:

$$I_{GT} = I_G \frac{V_{GT}}{1000} \text{ Amps}$$

where  $I_G$  is reading (in amps) on meter just prior to V1 dropping.

**Note:**  $I_{GT}$  may turn out to be a negative quantity (trigger current flows out from gate lead).

# Electrical Specifications




Figure 5.20 Peak Repetitive Capacitor Discharge Current




Figure 5.21 Peak Repetitive Sinusoidal Curve

## A.4 MODELO BASADO EN UN DIODO Y UN INTERRUPTOR

\* Subcircuito para SCR por M. Rashid

```
.SUBCKT SCR      1      2      3      4
*      nombre anodo catodo +voltaje -voltaje
*      del modelo                               de control de control
S1 1 5 6 2 SMOD
RG 3 4 50
VX 4 2 DC 0V
VY 5 7 DC 0V
DT 7 2 DMOD
RT 6 2 1
CT 6 2 10UF
F1 2 6 PLY(2) VX VY 0 50 11

.MODEL SMOD VSWITCH (RON=0.0125 ROFF=10E+5 VON=0.5V VOFF=0V)
.MODELDMOD D (IS=2.2E-15 BV=1800V TT=0)

.ENDS SCR
```

## A.5 LISTADO DEL MODELO DE PSPICE DE ORCAD

Este listado se encuentra dentro de las librerías de ORCAD, se puede ver el encabezado por medio del programa “model editor”, pero para poder verlo completo es necesario abrirlo con un procesador de texto.

```
.subckt Scr anode gate cathode PARAMS:
+ Vdrm=400v  Vrrm=400v  Idrm=10u  lh=6ma  dVdt=5e7
+ Igt=5ma    Vgt=0.7v   Vtm=1.7v  ltm=24   Ton=1u    Toff=15u

* Main conduction path
Scr anode anode0 control 0 Vswitch ; controlled switch
Dak1 anode0 anode2 Dakfwd OFF ; SCR is initially off
Dka cathode anode0 Dkarev OFF
Vlak anode2 cathode ; current sensor

* dVdt Turn-on
Emon dvdt0 0 TABLE {v(anode,cathode)} (0 0) (2000 2000)
CdVdt dvdt0 dvdt1 100pfd ; displacement current
Rdlay dvdt1 dvdt2 1k
VdVdt dvdt2 cathode DC 0.0
EdVdt condvdt 0 TABLE {i(vdVdt)-100p*dVdt} (0 0) (.1m 10)
RdVdt condvdt 0 1meg

* Gate
Rseries gate gate1 {(Vgt-0.65)/Igt}
Rshunt gate1 gate2 {0.65/Igt}
Dgkf gate1 gate2 Dgk
```

Vl<sub>gf</sub> gate2 cathode ; current sensor

\* Gate Turn-on

Egate1 gate4 0 TABLE {i(Vl<sub>gf</sub>)-0.95\*I<sub>gt</sub>} (0 0) (1m 10)

Rgate1 gate4 0 1meg

Egon1 congate 0 TABLE {v(gate4)\*v(anode,cathode)} (0 0) (10 10)

Rgon1 congate 0 1meg

\* Main Turn-on

Eltot Itot 0 TABLE {i(Vl<sub>ak</sub>)+5E-5\*i(Vl<sub>gf</sub>)/I<sub>gt</sub>} (0 0) (2000 2000)

Rltot Itot 0 1meg

Eprod prod 0 TABLE {v(anode,cathode)\*v(Itot)} (0 0) (10 10)

Rprod prod 0 1meg

Elin conmain 0 TABLE

+ {10\*(v(prod) - (V<sub>tm</sub>\*I<sub>h</sub>))/(V<sub>tm</sub>\*I<sub>h</sub>)} (0 0) (2 10)

Rlin conmain 0 1meg

\* Turn-on/Turn-off control

Eonoff contot 0 TABLE

+ {v(congate)+v(conmain)+v(condvdt)} (0 0) (10 10)

\* Turn-on/Turn-off delays

Rton contot dlay1 825

Dton dlay1 control Delay

Rtoff contot dlay2 {290\*Toff/Ton}

Dtoff control dlay2 Delay

Cton control 0 {Ton/454}

\* Reverse breakdown

Dbreak anode break1 Dbreak

Dbreak2 cathode break1 Dseries

\* Controlled switch model

.MODEL Vswitch vswitch

+ (Ron = {(V<sub>tm</sub>-0.7)/I<sub>tm</sub>}, Roff = {V<sub>drm</sub>\*V<sub>drm</sub>/(V<sub>tm</sub>\*I<sub>h</sub>)},

+ Von = 5.0, Voff = 1.5)

Diodes

.MODEL Dgk D (Is=1E-16 Cjo=50pf Rs=5)

.MODEL Dseries D (Is=1E-14)

.MODEL Delay D (Is=1E-12 Cjo=5pf Rs=0.01)

.MODEL Dkarev D (Is=1E-10 Cjo=5pf Rs=0.01)

.MODEL Dakfwd D (Is=4E-11 Cjo=5pf)

.MODEL Dbreak D (Ibv=1E-7 Bv={1.1\*Vrrm} Cjo=5pf Rs=0.5)

Allow the gate to float if required

Rfloat gate cathode 1e10

.ends

## A.6 ARCHIVOS DE ENTRADA EN SPICE PARA LA SIMULACIÓN DE VOLTAJES DE RUPTURA

Se incluyen los archivos para los modelos de Teccor/Intusoft y Hu-Ki, la simulación del modelo de PSPICE de ORCAD se realizó en el editor gráfico de circuitos CAPTURE, el cual genera una serie de archivos en modo texto para su posterior simulación, pero las condiciones de voltaje son las mismas.

### A.6.1 Listado para teccor/intusoft

```
*Simulación de los voltajes de ruptura
*Modelo de tiristor de teccor/intusoft 2N5063
*****
V1 1 0 DC 1
R1 1 5 100
X1 5 2 0 2N5063
R2 2 0 1000000

*** SUBCIRCUITO DEL APÉNDICE A.2

.DC V1 -200 200 1
.PROBE
.END
```

### A.6.2 Listado para el modelo de Hu-Ki para el 2N5063

```
*Simulación del voltaje de ruptura.
*Modelo de tiristor 2N5063 según método de Hu-Ki
*****
V1 1 0 DC 1
R1 1 5 100
X1 5 2 0 2N5063HUKI
R2 2 0 1000000

*****
          A G K
.SUBCKT 2N5063HUKI 4 1 10
R 1 10 3750
DFOR 1 3 DMOD1
Q1 1 3 4 QMOD1
Q2 3 1 10 QMOD2
.MODEL DMOD1 D(
+   IS = 1E-14
+   RS = 0
+   N = 1
+   TT = 0
+   CJO = 0
```

```

+   VJ = 1
+   M = .5
+   EG = 1.11
+   XTI = 3
+   KF = 0
+   AF = 1
+   FC = .5
+   BV = 150
+   IBV = .001
+)
.MODEL QMOD1 PNP(
+   IS = 10E-19
+   BF = .169
+   NF = 1
+   VAF = 9.9999E+13
+   IKF = 9.9999E+13
+   ISE = 0
+   NE = 1.5
+   BR = 19
+   NR = 1
+   VAR = 9.9999E+13
+   IKR = 9.9999E+13
+   ISC = 0
+   NC = 2
+   RB = 0
+   IRB = 9.9999E+13
+   RBM = 0
+   RE = 1.5
+   RC = 0
+   CJE = 0
+   VJE = .75
+   MJE = .33
+   TF = .00054
+   XTF = 0
+   VTF = 9.9999E+13
+   ITF = 0
+   PTF = 0
+   CJC = 5.9E-10
+   VJC = .75
+   MJC = .33
+   XCJC = 1
+   TR = 135E-6
+   CJS = 0
+   VJS = .75
+   MJS = 0
+   XTB = 0
+   EG = 1.11
+   XTI = 3
+   KF = 0
+   AF = 1
+   FC = .5

```

```
+ )  
.MODEL QMOD2 NPN(  
+   IS = 10E-19  
+   BF = 9  
+   NF = 1  
+   VAF = 9.9999E+13  
+   IKF = 9.9999E+13  
+   ISE = 0  
+   NE = 1.5  
+   BR = 1  
+   NR = 1  
+   VAR = 9.9999E+13  
+   IKR = 9.9999E+13  
+   ISC = 0  
+   NC = 2  
+   RB = 0  
+   IRB = 9.9999E+13  
+   RBM = 0  
+   RE = 0  
+   RC = 0  
+   CJE = 0  
+   VJE = .75  
+   MJE = .33  
+   TF = 0  
+   XTF = 0  
+   VTF = 9.9999E+13  
+   ITF = 0  
+   PTF = 0  
+   CJC = 138E-12  
+   VJC = .75  
+   MJC = .33  
+   XCJC = 1  
+   TR = 0  
+   CJS = 0  
+   VJS = .75  
+   MJS = 0  
+   XTB = 0  
+   EG = 1.11  
+   XTI = 3  
+   KF = 0  
+   AF = 1  
+   FC = .5  
+ )  
.ENDS 2N5063HUKI
```

```
.DC V1 -300 300 1  
.PROBE  
.END
```

## A.7 ARCHIVOS DE ENTRADA EN SPICE PARA LA SIMULACIÓN DE LA CORRIENTE DE DISPARO

### A.7.1 Listado para teccor/intusoft

```
*Simulación de la corriente de encendido
*Modelo de tiristor de teccor/intusoft 2N5063
*****

V1 1 0 DC 6
R1 1 5 100
X1 5 3 0 2N5063
V2 6 0 DC 1
D1 6 3 DG
.MODEL DG D

*** SUBCIRCUITO DEL APÉNDICE A..2

.DC V2 0 2 0.01
.PROBE
.END
```

### A.7.2 Listado para el modelo de Hu-Ki para el 2N5063

```
*Simulación de la corriente de encendido
*Modelo de tiristor 2N5063 según método de Hu-Ki
*****

V1 1 0 DC 6
R1 1 5 100
X1 5 3 0 2N5063HUKI
V2 6 0 DC .01
*R2 6 10 100
D1 6 3 DG
.MODEL DG D

*** SUBCIRCUITO DEL APÉNDICE A..6.2

.DC V2 0 1.6 .01
.PROBE
.END
```

## A.8 ARCHIVOS DE ENTRADA EN SPICE PARA LA SIMULACIÓN DE LA CORRIENTE DE SOSTENIMIENTO

### A.8.1 Listado para teccor/intusoft

```
*Simulacion de la corriente se sostenimiento
*Modelo de tiristor de teccor/intusoft 2N5063
*****

V1 1 0 DC 0 PWL (0 6V 1ms 6 7ms 0V)
R1 1 5 100
X1 5 3 0 2N5063
*      V1 V2 retraso tsubida tcaida ancho periodo
V2 0 2 DC 0 PULSE (0V -3V 0 .0005ms .0005ms .1ms .2ms)
V3 2 6 DC 0 PULSE (0V 3V .4ms .0005ms .0005ms .1ms .2ms)
D1 6 3 DG
.MODEL DG D

*** SUBCIRCUITO DEL APÉNDICE A..2

.TRAN .0005ms 8ms .0005ms
.PROBE
.END
```

### A.8.2 Listado para el modelo de Hu-Ki para el 2N5063

```
*Simulación de la corriente se sostenimiento
*Modelo de tiristor 2N5063 según método de Hu-Ki
*****

V1 1 0 DC 0 PWL (0 6V 1ms 6 7ms 0V)
R1 1 5 100
X1 5 3 0 2N5063HUKI
*      V1 V2 retraso tsubida tcaida ancho periodo
V2 0 2 DC 0 PULSE (0V -3V .2ms .0005ms .0005ms .1ms .2ms)
V3 2 6 DC 0 PULSE (0V 3V .4ms .0005ms .0005ms .1ms .2ms)
D1 6 3 DG
.MODEL DG D

*** SUBCIRCUITO DEL APÉNDICE A..6.2

.TRAN .01ms 8ms
.PROBE
.END
```

## A.9 ARCHIVOS DE ENTRADA EN SPICE PARA LA SIMULACIÓN DE LOS TIEMPOS DE ENCENDIDO Y APAGADO

### A.9.1 Listado para teccor/intusoft

```
*Simulación del tiempo de apagado y encendido
*Modelo de tiristor de teccor/intusoft 2N5063
*****

V1 1 0 DC 0 PWL (0 6V .4ms 6 .40001ms 0V)
R1 1 5 100
X1 5 3 0 2N5063
*      V1 V2 retraso tsubida tcaida ancho periodo
V2 0 2 DC 0 PULSE (0V -3V .2ms .0005ms .0005ms .1ms .2ms)
V3 2 6 DC 0 PULSE (0V 3V .4ms .0005ms .0005ms .1ms .2ms)
*R2 6 3 150
D1 6 3 DG

.MODEL DG D

*** SUBCIRCUITO DEL APÉNDICE A..2

*.DC V1 -200 200 1
.TRAN 10ns .6ms 10ns
.PROBE
.END
```

### A.9.2 Listado para el modelo de Hu-Ki para el 2N5063

```
*Simulación de tiempo de encendido y apagado
*Modelo de tiristor 2N5063 según método de Hu-Ki
*****

V1 1 0 DC 0 PWL (0 6V .4ms 6 .400001ms 0V)
R1 1 5 100
X1 5 3 0 2N5063HUKI
*      V1 V2 retraso tsubida tcaida ancho periodo
V2 0 2 DC 0 PULSE (0V -3V .2ms .0005ms .0005ms .1ms .2ms)
V3 2 6 DC 0 PULSE (0V 3V .4ms .0005ms .0005ms .1ms .2ms)
*R2 6 3 10
D1 6 3 DG
.MODEL DG D

*** SUBCIRCUITO DEL APÉNDICE A..6.2

.TRAN 10ns .6ms 10ns
.PROBE
.END
```

# APÉNDICE B

---

## B.1 ARCHIVOS DE COMANDOS PARA LA SIMULACIÓN DE LA ESTRUCTURA DEL SCR EN EL SIMULADOR DESSIS

```
Title('transistor_1')
repl(cont(ngra=1000))
repl(cont(maxtrl=5,markm=-6,markmax=0,markj=-6,markg=-6))
Grid(Xleft=0, Xright=29.7, Ybottom=-160, Ytop=0, Nx=29)
Substrate(Element=P, Ysubs=0, Orientation=111, Cutline(10.000,11.200,39.700,11.200),
Rho=32)
Diffusion(Time=40, Temperature=900, Atmosphere=H2O, tH2O=50, pH2O=0.86)
Diffusion(Time=40, Temperature=900, TempRate=5.5, Atmosphere=H2O, tH2O=50,
pH2O=0.86)
Diffusion(Time=30, Temperature=1120, Atmosphere=O2, pO2=0.5)
Diffusion(Time=2, Temperature=1120, Atmosphere=H2O, tH2O=50, pH2O=0.86)
Diffusion(Time=5, Temperature=1120, Atmosphere=H2O, tH2O=50, pH2O=0.86)
Diffusion(Time=600, Temperature=1120, Atmosphere=H2O, tH2O=50, pH2O=0.86)
Diffusion(Time=7, Temperature=1120, Atmosphere=H2O, tH2O=50, pH2O=0.86)
Diffusion(Time=30, Temperature=1120, Atmosphere=H2O, tH2O=50, pH2O=0.86)
Diffusion(Time=40, Temperature=1120, TempRate=-5.5, Atmosphere=H2O, tH2O=50,
pH2O=0.86)
Diffusion(Time=25, Temperature=900, Atmosphere=H2O, tH2O=50, pH2O=0.86)
Diffusion(Time=69, Temperature=800, Atmosphere=N2)
Deposit(Material=OX, Thickness=0.1 Element=B, Concentration=4e+22)
Diffusion(Time=10, Temperature=800, Atmosphere=N2)
Diffusion(Time=32, Temperature=800, TempRate=7.90625, Atmosphere=N2)
Diffusion(Time=30, Temperature=1053, Atmosphere=N2)
Diffusion(Time=85, Temperature=1053, TempRate=-2.97647, Atmosphere=N2)
Diffusion(Time=10, Temperature=650, Atmosphere=N2)
Diffusion(Time=30, Temperature=650, TempRate=1.33333, Atmosphere=N2)
Diffusion(Time=1, Temperature=690, Atmosphere=O2, pO2=0.86)
Diffusion(Time=1, Temperature=690, Atmosphere=H2O2, vH2=0.25)
Diffusion(Time=10, Temperature=690, Atmosphere=H2O2, vH2=1.125)
Diffusion(Time=6, Temperature=690, TempRate=10, Atmosphere=N2)
Diffusion(Time=10, Temperature=750, Atmosphere=N2)
Diffusion(Time=1, Temperature=750, Atmosphere=O2, pO2=0.86)
Diffusion(Time=2, Temperature=750, Atmosphere=H2O2, vH2=0.25)
Diffusion(Time=10, Temperature=750, Atmosphere=H2O2, vH2=1.8)
Diffusion(Time=30, Temperature=750, TempRate=-2, Atmosphere=N2)
Diffusion(Time=10, Temperature=690, Atmosphere=N2)
etch(material=OX, time=1min, over=0)
```

Diffusion(Time=15, Temperature=850, Atmosphere=O2, pO2=0.5)  
 Diffusion(Time=60, Temperature=850, TempRate=6.71667, Atmosphere=O2, pO2=0.5)  
 Diffusion(Time=30, Temperature=1253, Atmosphere=O2, pO2=0.5)  
 Diffusion(Time=60, Temperature=1253, Atmosphere=O2, pO2=0.5)  
 Diffusion(Time=4470, Temperature=1253, Atmosphere=O2, pO2=0.5)  
 Diffusion(Time=3420, Temperature=1253, Atmosphere=O2, pO2=0.5)  
 Diffusion(Time=120, Temperature=1253, Atmosphere=O2, pO2=0.5)  
 etch(material=OX, time=1min, over=0)  
 Diffusion(Time=69, Temperature=800, Atmosphere=N2)  
 Diffusion(Atmosphere=EPI, Time=1, Temperature=20, GrowthRate=300,  
 Element=B, Concentration=7.1e+21)  
 Diffusion(Time=10, Temperature=800, Atmosphere=N2)  
 Diffusion(Time=30, Temperature=800, TempRate=7.76667, Atmosphere=N2)  
 Diffusion(Time=30, Temperature=1033, Atmosphere=N2)  
 Diffusion(Time=78, Temperature=1033, TempRate=-2.98718, Atmosphere=N2)  
 Diffusion(Time=10, Temperature=650, Atmosphere=N2)  
 Diffusion(Time=30, Temperature=650, TempRate=1.33333, Atmosphere=N2)  
 Diffusion(Time=1, Temperature=690, Atmosphere=O2, pO2=0.86)  
 Diffusion(Time=1, Temperature=690, Atmosphere=H2O2, vH2=0.25)  
 Diffusion(Time=10, Temperature=690, Atmosphere=H2O2, vH2=1.125)  
 Diffusion(Time=6, Temperature=690, TempRate=10, Atmosphere=N2)  
 Diffusion(Time=10, Temperature=750, Atmosphere=N2)  
 Diffusion(Time=1, Temperature=750, Atmosphere=O2, pO2=0.86)  
 Diffusion(Time=2, Temperature=750, Atmosphere=H2O2, vH2=0.25)  
 Diffusion(Time=10, Temperature=750, Atmosphere=H2O2, vH2=1.8)  
 Diffusion(Time=30, Temperature=750, TempRate=-2, Atmosphere=N2)  
 Diffusion(Time=10, Temperature=690, Atmosphere=N2)  
 etch(material=SI, remove=0.3)  
 Diffusion(Time=21, Temperature=750, Atmosphere=O2, pO2=0.0453461)  
 Diffusion(Time=50, Temperature=750, TempRate=10.06, Atmosphere=O2,  
 pO2=0.0453461)  
 Diffusion(Time=65, Temperature=1253, Atmosphere=O2, pO2=0.86)  
 Diffusion(Time=1135, Temperature=1253, Atmosphere=O2, pO2=0.86)  
 Diffusion(Time=67, Temperature=1253, TempRate=-1.98507, Atmosphere=O2, pO2=0.86)  
 Diffusion(Time=5, Temperature=1120, Atmosphere=O2, pO2=0.86)  
 Diffusion(Time=2, Temperature=1120, Atmosphere=O2, pO2=0.86)  
 Diffusion(Time=5, Temperature=1120, Atmosphere=H2O2, vH2=0.25)  
 Diffusion(Time=260, Temperature=1120, Atmosphere=H2O2, vH2=1.5)  
 Diffusion(Time=45, Temperature=1120, Atmosphere=O2, pO2=0.86)  
 Diffusion(Time=185, Temperature=1120, TempRate=-2, Atmosphere=O2, pO2=0.86)  
 etch(material=OX, time=1min, over=0)  
 replace(control(sidif=on))

**Mask(Material=SI, Element=P, Concentration=7e+21, Thickness=0.3,  
 X(27.7, 29.8))**

Diffusion(Time=90, Temperature=1200, Atmosphere=O2, pO2=0.199179)  
 etch(material=OX, time=1min, over=0)  
 !----- CONTACTS  
 !----- END  
 Save(File='n1')

```

Save(File='n1', Type=Mdraw)
1D(Xsection(0.001), Species(Atot,Btot,Ptot,Net), File=n1_0)
1D(Xsection(29.699), Species(Atot,Btot,Ptot,Net), File=n1_1)
end

```

## B.2 ARCHIVO DE COMANDOS PARA LA SIMULACION DEL TRANSISTOR

### *P-N-P*

- global specifications:

```

File {
    grid = "1u_fin_mdr"
    doping = "1u_fin_mdr"
    plot = "@dat@"
    output = "@log@"
    current = "@plot@"
}

```

```

Physics {
    Recombination (
        SRH (DopingDependence)
        Auger
        Avalanche(Eparal)
    )
    Mobility(
        DopingDep
        HighFieldSaturation
        CarrierCarrier(BrooksHerring)
    )
}

```

```

Math {
    Extrapolate
    Derivatives
    AvalDerivatives
    Digits=5
    ErReff(electron)=1e10
    ErReff(hole)=1e10
    Iterations=50
}

```

```

Plot {
    Potential eQuasiFermi hQuasiFermi
    ElectricField
    eDensity hDensity SpaceCharge
}

```

```

    eCurrent hCurrent current
}

Electrode {
    { name="Emitter" voltage=0.1 }

    { name="Base" voltage=0 }
    { name="Collector" voltage=@ voltaje@ }
}

Solve {
    Poisson
    coupled { poisson electron hole }

    QuasiStationary (
        InitialStep=0.01 MaxStep=0.01 MinStep=0.000001
        Goal { name="Emitter" voltage=5 }
    )
    { plugin { poisson electron hole } }
}

```

### **B.3 ARCHIVO DE COMANDOS PARA LA SIMULACION DEL TRANSISTOR *N-P-N***

```

File {
    grid = "fin1u_mdr"
    doping = "fin1u_mdr"
    plot = "@dat@"
    output = "@log@"
    current = "@plot@"
}
Physics {
    Recombination (
        SRH (DopingDep) Auger
    )
    Mobility(
        DopingDep
        HighFieldSaturation
    )
}
Math {
    Digits=5
    ErReff(electron)=1e10
    ErReff(hole)=1e10
    CurrentWeighting
}

```

```
DirectCurrentComputationAtContact
Iterations=25
```

```
}
```

```
Plot {
```

```
Potential eQuasiFermi hQuasiFermi
ElectricField eGradQuasiFermi hGradQuasiFermi
eDensity hDensity SpaceCharge
eCurrent hCurrent current
SRH Auger Avalanche
```

```
}
```

```
Electrode {
```

```
{ name="Emitter" voltage=-0.1}
{ name="Base" voltage=0 }
{ name="Collector" voltage=@voltaje@}
```

```
}
```

```
Solve {
```

```
Poisson
Electron
Hole
coupled { poisson electron hole }
```

```
QuasiStationary (
```

```
InitialStep=0.02 MaxStep=0.02 MinStep=0.00001
Goal { name="Emitter" voltage=-1.5}
```

```
)
```

```
{ coupled { poisson electron hole } }
```

```
}
```

# APÉNDICE C

---

## C.1 HOJAS DE DATOS DEL FABRICANTE PARA EL MCR100-8

# MCR100 Series

Preferred Device

## Sensitive Gate Silicon Controlled Rectifiers Reverse Blocking Thyristors

PNPN devices designed for high volume, line-powered consumer applications such as relay and lamp drivers, small motor controls, gate drivers for larger thyristors, and sensing and detection circuits. Supplied in an inexpensive plastic TO-226AA package which is readily adaptable for use in automatic insertion equipment.

- Sensitive Gate Allows Triggering by Microcontrollers and Other Logic Circuits
- Blocking Voltage to 600 Volts
- On-State Current Rating of 0.8 Amperes RMS at 80°C
- High Surge Current Capability — 10 Amperes
- Minimum and Maximum Values of IGT, VGT and IH Specified for Ease of Design
- Immunity to  $dV/dt$  — 20 V/ $\mu$ sec Minimum at 110°C
- Glass-Passivated Surface for Reliability and Uniformity
- Device Marking: Device Type, e.g., MCR100-3, Date Code

### MAXIMUM RATINGS ( $T_J = 25^\circ\text{C}$ unless otherwise noted)

Rating	Symbol	Value	Unit
Peak Repetitive Off-State Voltage <sup>(1)</sup> ( $T_J = -40$ to $110^\circ\text{C}$ , Sine Wave, 50 to 60 Hz; Gate Open) MCR100-3 MCR100-4 MCR100-6 MCR100-8	$V_{DRM}$ , $V_{RRM}$	100 200 400 600	Volts
On-State RMS Current ( $T_C = 80^\circ\text{C}$ ) 180° Conduction Angles	$I_T(\text{RMS})$	0.8	Amp
Peak Non-Repetitive Surge Current (1/2 Cycle, Sine Wave, 60 Hz, $T_J = 25^\circ\text{C}$ )	$I_{TSM}$	10	Amps
Circuit Fusing Consideration ( $t = 8.3$ ms)	$i^2t$	0.415	$\text{A}^2\text{s}$
Forward Peak Gate Power ( $T_A = 25^\circ\text{C}$ , Pulse Width $\leq 1.0$ $\mu\text{s}$ )	$P_{GM}$	0.1	Watt
Forward Average Gate Power ( $T_A = 25^\circ\text{C}$ , $t = 8.3$ ms)	$P_{G(AV)}$	0.10	Watt
Forward Peak Gate Current ( $T_A = 25^\circ\text{C}$ , Pulse Width $\leq 1.0$ $\mu\text{s}$ )	$I_{GM}$	1.0	Amp
Reverse Peak Gate Voltage ( $T_A = 25^\circ\text{C}$ , Pulse Width $\leq 1.0$ $\mu\text{s}$ )	$V_{GRM}$	5.0	Volts
Operating Junction Temperature Range @ Rate $V_{RRM}$ and $V_{DRM}$	$T_J$	-40 to 110	$^\circ\text{C}$
Storage Temperature Range	$T_{stg}$	-40 to 150	$^\circ\text{C}$

(1)  $V_{DRM}$  and  $V_{RRM}$  for all types can be applied on a continuous basis. Ratings apply for zero or negative gate voltage; however, positive gate voltage shall not be applied concurrent with negative potential on the anode. Blocking voltages shall not be tested with a constant current source such that the voltage ratings of the devices are exceeded.



ON Semiconductor

<http://onsemi.com>

SCRs  
0.8 AMPERES RMS  
100 thru 600 VOLTS



TO-92 (TO-226AA)  
CASE 029  
STYLE 10

### PIN ASSIGNMENT

Pin	Assignment
1	Cathode
2	Gate
3	Anode

### ORDERING INFORMATION

See detailed ordering and shipping information in the package dimensions section on page 6 of this data sheet.

Preferred devices are recommended choices for future use and best overall value.

# MCR100 Series

## THERMAL CHARACTERISTICS

Characteristic	Symbol	Max	Unit
Thermal Resistance — Junction to Case — Junction to Ambient	$R_{\theta JC}$ $R_{\theta JA}$	75 200	$^{\circ}C/W$
Lead Solder Temperature ( $< 1/16''$ from case, 10 secs max)	$T_L$	260	$^{\circ}C$

## ELECTRICAL CHARACTERISTICS ( $T_C = 25^{\circ}C$ unless otherwise noted)

Characteristic	Symbol	Min	Typ	Max	Unit
----------------	--------	-----	-----	-----	------

## OFF CHARACTERISTICS

Peak Repetitive Forward or Reverse Blocking Current <sup>(1)</sup> ( $V_D = \text{Rated } V_{DRM}$ and $V_{RRM}$ ; $R_{GK} = 1 \text{ k}\Omega$ )	$I_{DRM}$ , $I_{RRM}$	— —	— —	10 100	$\mu A$

## ON CHARACTERISTICS

Peak Forward On-State Voltage <sup>(*)</sup> ( $I_{TM} = 1.0 \text{ Amp Peak @ } T_A = 25^{\circ}C$ )	$V_{TM}$	—	—	1.7	Volts
Gate Trigger Current (Continuous dc) <sup>(2)</sup> ( $V_{AK} = 7.0 \text{ Vdc}$ , $R_L = 100 \text{ Ohms}$ )	$I_{GT}$	—	40	200	$\mu A$
Holding Current <sup>(2)</sup> ( $V_{AK} = 7.0 \text{ Vdc}$ , Initiating Current = 20 mA)	$I_H$	— —	0.5 —	5.0 10	mA
Latch Current ( $V_{AK} = 7.0 \text{ V}$ , $I_g = 200 \mu A$ )	$I_L$	— —	0.6 —	10 15	mA
Gate Trigger Voltage (Continuous dc) <sup>(2)</sup> ( $V_{AK} = 7.0 \text{ Vdc}$ , $R_L = 100 \text{ Ohms}$ ) $T_C = -40^{\circ}C$	$V_{GT}$	— —	0.62 —	0.8 1.2	Volts

## DYNAMIC CHARACTERISTICS

Critical Rate of Rise of Off-State Voltage ( $V_D = \text{Rated } V_{DRM}$ , Exponential Waveform, $R_{GK} = 1000 \text{ Ohms}$ , $T_J = 110^{\circ}C$ )	$dV/dt$	20	35	—	$V/\mu s$
Critical Rate of Rise of On-State Current ( $I_{PK} = 20 \text{ A}$ ; $P_w = 10 \mu sec$ ; $di/dt = 1 \text{ A}/\mu sec$ , $I_{gt} = 20 \text{ mA}$ )	$di/dt$	—	—	50	$A/\mu s$

\*Indicates Pulse Test: Pulse Width  $\leq 1.0 \text{ ms}$ , Duty Cycle  $\leq 1\%$ .

(1)  $R_{GK} = 1000 \text{ Ohms}$  included in measurement.

(2) Does not include  $R_{GK}$  in measurement.

# MCR100 Series

## Voltage Current Characteristic of SCR

Symbol	Parameter
$V_{DRM}$	Peak Repetitive Off State Forward Voltage
$I_{DRM}$	Peak Forward Blocking Current
$V_{RRM}$	Peak Repetitive Off State Reverse Voltage
$I_{RRM}$	Peak Reverse Blocking Current
$V_{TM}$	Peak on State Voltage
$I_H$	Holding Current





Figure 1. Typical Gate Trigger Current versus Junction Temperature






Figure 2. Typical Gate Trigger Voltage versus Junction Temperature


# MCR100 Series




**Figure 3. Typical Holding Current versus Junction Temperature**



**Figure 4. Typical Latching Current versus Junction Temperature**



**Figure 5. Typical RMS Current Derating**



**Figure 6. Typical On-State Characteristics**

TO-92 EIA RADIAL TAPE IN FAN FOLD BOX OR ON REEL




Figure 7. Device Positioning on Tape

Symbol	Item	Specification			
		Inches		Millimeter	
		Min	Max	Min	Max
D	Tape Feedhole Diameter	0.1496	0.1653	3.8	4.2
D2	Component Lead Thickness Dimension	0.015	0.020	0.38	0.51
F1, F2	Component Lead Pitch	0.0945	0.110	2.4	2.8
H	Bottom of Component to Seating Plane	.059	.156	1.5	4.0
H1	Feedhole Location	0.3346	0.3741	8.5	9.5
H2A	Deflection Left or Right	0	0.039	0	1.0
H2B	Deflection Front or Rear	0	0.051	0	1.0
H4	Feedhole to Bottom of Component	0.7086	0.768	18	19.5
H5	Feedhole to Seating Plane	0.610	0.649	15.5	16.5
L	Defective Unit Clipped Dimension	0.3346	0.433	8.5	11
L1	Lead Wire Enclosure	0.09842	—	2.5	—
P	Feedhole Pitch	0.4921	0.5079	12.5	12.9
P1	Feedhole Center to Center Lead	0.2342	0.2658	5.95	6.75
P2	First Lead Spacing Dimension	0.1397	0.1556	3.55	3.95
T	Adhesive Tape Thickness	0.06	0.08	0.15	0.20
T1	Overall Taped Package Thickness	—	0.0567	—	1.44
T2	Carrier Strip Thickness	0.014	0.027	0.35	0.65
W	Carrier Strip Width	0.6889	0.7481	17.5	19
W1	Adhesive Tape Width	0.2165	0.2841	5.5	6.3
W2	Adhesive Tape Position	.0059	0.01968	.15	0.5

NOTES:

1. Maximum alignment deviation between leads not to be greater than 0.2 mm.
2. Defective components shall be clipped from the carrier tape such that the remaining protrusion (L) does not exceed a maximum of 11 mm.
3. Component lead to tape adhesion must meet the pull test requirements.
4. Maximum non-cumulative variation between tape feed holes shall not exceed 1 mm in 20 pitches.
5. Holddown tape not to extend beyond the edge(s) of carrier tape and there shall be no exposure of adhesive.
6. No more than 1 consecutive missing component is permitted.
7. A tape trailer and leader, having at least three feed holes is required before the first and after the last component.
8. Splices will not interfere with the sprocket feed holes.

# MCR100 Series



## ORDERING & SHIPPING INFORMATION: MCR100 Series packaging options, Device Suffix

U.S.	Europe Equivalent	Shipping	Description of TO92 Tape Orientation
MCR100-3,4,6,8 MCR100-6RLRA MCR100-6RLRM	MCR100-3RL,6RL,8RL MCR100-6ZL1	Bulk in Box (5K/Box) Radial Tape and Reel (2K/Reel) Radial Tape and Fan Fold Box (2K/Box)	N/A, Bulk Round side of TO92 and adhesive tape visible Flat side of TO92 and adhesive tape visible

# MCR100 Series

## PACKAGE DIMENSIONS

TO-92 (TO-226AA)  
CASE 029-11  
ISSUE AJ



**NOTES:**

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH.
3. CONTOUR OF PACKAGE BEYOND DIMENSION R IS UNCONTROLLED.
4. LEAD DIMENSION IS UNCONTROLLED IN P AND BEYOND DIMENSION K MINIMUM.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.175	0.205	4.45	5.20
B	0.170	0.210	4.32	5.33
C	0.125	0.185	3.18	4.19
D	0.016	0.021	0.407	0.533
G	0.045	0.055	1.15	1.39
H	0.095	0.105	2.42	2.66
J	0.015	0.020	0.39	0.50
K	0.500	—	12.70	—
L	0.250	—	6.35	—
N	0.080	0.105	2.04	2.66
P	—	0.100	—	2.54
R	0.115	—	2.93	—
V	0.135	—	3.43	—

**STYLE 10:**

1. CATHODE
2. GATE
3. ANODE

# MCR100 Series

**ON Semiconductor** and  are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. "Typical" parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.

## PUBLICATION ORDERING INFORMATION

### **NORTH AMERICA Literature Fulfillment:**

Literature Distribution Center for ON Semiconductor  
P.O. Box 5163, Denver, Colorado 80217 USA  
**Phone:** 303-675-2175 or 800-344-3860 Toll Free USA/Canada  
**Fax:** 303-675-2176 or 800-344-3867 Toll Free USA/Canada  
**Email:** ONlit@hibbertco.com  
**Fax Response Line:** 303-675-2167 or 800-344-3810 Toll Free USA/Canada

**N. American Technical Support:** 800-282-9855 Toll Free USA/Canada

### **EUROPE: LDC for ON Semiconductor – European Support**

**German Phone:** (+1) 303-308-7140 (M-F 1:00pm to 5:00pm Munich Time)  
**Email:** ONlit-german@hibbertco.com  
**French Phone:** (+1) 303-308-7141 (M-F 1:00pm to 5:00pm Toulouse Time)  
**Email:** ONlit-french@hibbertco.com  
**English Phone:** (+1) 303-308-7142 (M-F 12:00pm to 5:00pm UK Time)  
**Email:** ONlit@hibbertco.com

### **EUROPEAN TOLL-FREE ACCESS\*: 00-800-4422-3781**

\*Available from Germany, France, Italy, England, Ireland

### **CENTRAL/SOUTH AMERICA:**

**Spanish Phone:** 303-308-7143 (Mon-Fri 8:00am to 5:00pm MST)  
**Email:** ONlit-spanish@hibbertco.com

### **ASIA/PACIFIC: LDC for ON Semiconductor – Asia Support**

**Phone:** 303-675-2121 (Tue-Fri 9:00am to 1:00pm, Hong Kong Time)  
Toll Free from Hong Kong & Singapore:  
**001-800-4422-3781**  
**Email:** ONlit-asia@hibbertco.com

### **JAPAN: ON Semiconductor, Japan Customer Focus Center**

4-32-1 Nishi-Gotanda, Shinagawa-ku, Tokyo, Japan 141-0031  
**Phone:** 81-3-5740-2745  
**Email:** r14525@onsemi.com

**ON Semiconductor Website:** <http://onsemi.com>

For additional information, please contact your local Sales Representative.

## C.2 DATOS ADICIONALES PROPORCIONADOS POR ON SEMICONDUCTOR

Los siguientes datos fueron proporcionados por el fabricante, son mediciones sobre la corriente de disparo de compuerta  $I_{GT}$ , voltaje de disparo de compuerta  $V_{GT}$ , tiempo de subida  $T_r$  y tiempo de apagado  $T_q$ . Las mediciones corresponden a dos lotes distintos.

	IGT (A)	VGT (V)	Tiempo de subida tr (μsec)	tq (μsec)
	7V	7V	Igt=1mA; diG/dt=7A/usec	Forward Current 1A pulse
	100 Ohms	100 Ohms	Forward Current=1A	Pulse width=50usec
	200μA	0.8V		Igt=1mA
Promedio	3,30E-06	5,53E-01	0,340	16,38
Máximo	6,58E-06	5,72E-01	0,348	17,30
Mínimo	1,56E-06	5,43E-01	0,333	15,30
Promedio	1,88E-06	5,41E-01	0,298	13,43
Máximo	2,72E-06	5,43E-01	0,342	16,20
Mínimo	1,56E-06	5,39E-01	0,262	12,00

## C.3 SUBCIRCUITO DEL MODELO PROPUESTO PARA EL MCR100-8

```

A G K
.SUBCKT 2N5063HUKI 4 1 10
R 1 10 3750
Q1 1 3 4 QMOD1 OFF
Q2 3 1 10 QMOD2 OFF
.MODEL QMOD1 PNP(
+ IS = 8.8406E-11
+ BF = 4
+ NF = 1
+ VAF = 2
+ IKF = 9.9999E+13
+ ISE = 0
+ NE = 1.5
+ BR = 1
+ NR = 1
+ VAR = 9.9999E+13
+ IKR = 9.9999E+13
+ ISC = 0
+ NC = 2
+ RB = 0
+ IRB = 9.9999E+13
+ RBM = 0
+ RE = 1.5
+ RC = 0
+ CJE = 0
+ VJE = .75
+ MJE = .33
+ TF = 2.786e-6
+ XTF = 0

```

```

+ VTF = 9.9999E+13
+ ITF = 0
+ PTF = 0
+ CJC = 5.9E-10
+ VJC = .75
+ MJC = .33
+ XCJC = 1
+ TR = 147.42E-6
+ CJS = 0
+ VJS = .75
+ MJS = 0
+ XTB = 0
+ EG = 1.11
+ XTI = 3
+ KF = 0
+ AF = 1
+ FC = .5
+)
.MODEL QMOD2 NPN(
+ IS = 2.401E-12
+ BF = 15
+ NF = 1
+ VAF = 18
+ IKF = 9.9999E+13
+ ISE = 0
+ NE = 1.5
+ BR = 1
+ NR = 1
+ VAR = 9.9999E+13
+ IKR = 9.9999E+13
+ ISC = 0
+ NC = 2
+ RB = 0
+ IRB = 9.9999E+13
+ RBM = 0
+ RE = 0
+ RC = 0
+ CJE = 0
+ VJE = .75
+ MJE = .33
+ TF = 0
+ XTF = 0
+ VTF = 9.9999E+13
+ ITF = 0
+ PTF = 0
+ CJC = 2.11E-11
+ VJC = .75
+ MJC = .33
+ XCJC = 1
+ TR = 0
+ CJS = 0

```

```

+   VJS = .75
+   MJS = 0
+   XTB = 0
+   EG = 1.11
+   XTI = 3
+   KF = 0
+   AF = 1
+   FC = .5
+ )
.ENDS MCR100_8

```

#### **C.4 ARCHIVO DE ENTRADA PARA LA SIMULACIÓN DEL VOLTAJE DE RUPTURA**

\*Simulación del voltaje de ruptura.

```

*
*****
V1 1 0 DC 1
R1 1 5 500
X1 5 2 0 MCR100_8
R2 2 0 1000000
*****

```

\*\*\* AQUÍ SE ANEXA EL SUBCIRCUITO DEL APÉNDICE C.3

```

.DC V1 -10 1000 1
.PROBE
.END

```

#### **C.5 ARCHIVO DE ENTRADA PARA LA SIMULACIÓN DE LA CORRIENTE Y EL VOLTAJE DE ENCENDIDO**

\*Simulación de la corriente de encendido

```

*****
V1 1 0 DC 7
R1 1 5 100
X1 5 3 0 2N5063HUKI
V2 10 0 DC 0
R2 3 10 100

```

\*\*\* AQUÍ SE ANEXA EL SUBCIRCUITO DEL APÉNDICE C.3

```

.DC V2 0 .5 .005
.PROBE
.END

```

## C.6 ARCHIVO DE ENTRADA PARA LA SIMULACIÓN DE LA CORRIENTE DE SOSTENIMIENTO

\*Simulacion de la corriente se sostenimiento

\*\*\*\*\*

```
V1 1 0 DC 0 PWL (0 7V 1ms 7v 7ms 0V)
R1 1 5 100
X1 5 3 0 2N5063HUKI
*      V1 V2  retraso tsubida  tcaida ancho periodo
V2 0 2 DC 0 PULSE (0V -5V .2ms .05ms .05ms .1ms .2ms)
V3 2 6 DC 0 PULSE (0V 5V .4ms .05ms .05ms .1ms .2ms)
RG 3 6 100
```

\*\*\* AQUÍ SE ANEXA EL SUBCIRCUITO DEL APÉNDICE C.3

```
.TRAN .01ms 8ms 0 .01ms
.PROBE
.END
```

## C.7 ARCHIVO DE ENTRADA PARA LA SIMULACIÓN DEL CONTROL DE FASE DE UNA SEÑAL DE 60 HZ

\*Simulacion de la corriente de encendido

\*Modelo tesis transistorio

\*\*\*\*\*

```
V1 1 0 DC 6 SIN 0 167 60 0 0
*LX 20 1 100mh
```

- \* Esta Inductancia es la diferencia entre los dos circuitos simulados
- \* se debe corregir el número de nodos.

```
R1 20 5 100
X1 5 3 0 2N5063HUKI
V2 10 0 DC 0 PULSE 0 2 2.5ms .1ms .1ms 1ms 16.6666ms
R3 10 3 100
```

\*\*\* AQUÍ SE ANEXA EL SUBCIRCUITO DEL APÉNDICE C.3

```
.TRAN .1ms 100ms
.PROBE
.END
```

## Simulación y Modelado de Sistemas con Tiristores.

R. de Alba, J. Santana  
CINVESTAV Unidad Guadalajara  
[rdealba@gdl.cinvestav.mx](mailto:rdealba@gdl.cinvestav.mx) [juans@mar.te.cinv.iteso.mx](mailto:juans@mar.te.cinv.iteso.mx)

### RESUMEN

El modelo del SCR en el programa SPICE no es un bloque previamente definido, por lo que para su simulación, se han desarrollado distintas opciones, estas se pueden dividir en: a) un par de transistores bipolares complementarios n-p-n y p-n-p b) modelos comportamentales. Para cualquier opción es necesario obtener una serie de parámetros, que pueden ser obtenidos a partir de las hojas de especificaciones o por su estructura interna. Para el caso concreto del modelo de dos transistores de Hu-Ki el más sencillo en cuanto al número de componentes se propone el uso de una herramienta adicional el ISE orientado a la simulación a nivel semiconductor, para obtener parámetros como la ganancia de corriente para ser usados después en SPICE. Además se sugiere que como parte de la caracterización del modelo se usen otros parámetros del modelo del transistor en SPICE como el voltaje de Early VAS y la corriente de fuga IS.

### ABSTRACT

*The model for a SCR in SPICE it is not a primitive from it, so for simulation porpoises have been developed several solution, these can be classified in a) Those made from a pair of complementary bipolar transistor n-p-n and p-n-p and b) Behavioral Models. For any of those it is necessary to get a group of parameters, those can be obtained from datasheets or their internal structure. Related to Hu-Ki's two transistor model which has the smallest number of components, here is proposed an alternative way to get ots parameter, this consist in getting them from another simulation tool called ISE, made for semiconductor level simulation, the current gain is calculated in ISE for its later use on SPICE. Furthermore it is suggested as to complete the characterization to use some others parameter of transistor in PSICE like Early voltage VAF and leakage current IS.*

### 1. INTRODUCCIÓN

Los tiristores son un familia de dispositivo semiconductores formados por cuatro capas n-p-n-p, de estos los SCR (Rectificadores Controlados de Silicio), fueron los primeros que aparecieron y son lo que actualmente presenta la mayor capacidad de corriente y voltaje, algunas de sus aplicaciones pequeñas de alta frecuencia, han sido sustituidas por otros dispositivos como los FET y los IGBT, pero su precio más competitivo y la disponibilidad de gran capacidad de manejo de potencia, los hace muy utilizados todavía. En la Figura se muestra el símbolo y la estructura básica de un SCR.




Figura 1. Símbolo y estructura básica del SCR.

El diseñar sistemas de alto manejo de potencia hace mas difícil realizar pruebas experimentales de estos, así que los procesos de simulación adquieren una mayor importancia. El programa SPICE es el mas utilizado para la simulación de Circuitos, existen numerosas versiones y sus principales diferencias están en los métodos de convergencia.

Este trabajo hace una revisión de los características que tienen importancia al simular un SCR, pues es una ventaja tener un modelo mas adecuado según la aplicación de este, desde el punto de vista del esfuerzo computacional, en la tercera sección se hace un estudio de los modelos propuestos y utilizados generalmente del cual se escogió el modelo de dos transistores de Hu-Ki para que la determinación de parámetros de este modelo son obtenidas por medio de otro paquete de simulación orientado a procesos de fabricación de semiconductores y pruebas eléctricas sobre estos. Por último se muestran pruebas realizadas en SPICE de la ganancia de corriente comparada con la obtenida en el simulador ISE.

## 2. PARÁMETROS EN LA SIMULACIÓN DE SCR.

De las características de desempeño de los SCR, es necesario conocer cuales de estas tienen prioridad para la simulación, la respuesta no es única, puesto que en distintas condiciones y diferentes aplicaciones las características críticas en la simulación varían. Cualquier simulación representará una parte de la realidad, la elección de un modelo se hace tomando en cuenta los compromisos entre precisión, dificultad de caracterizar el modelo y tiempo de simulación

### 2.1 Voltaje de ruptura:

Esta es una de las principales características, su correcta simulación esta orientada a la protección de fallas por sobrevoltaje y la elección del dispositivo, el voltaje de ruptura en las simulaciones en SPICE se presenta de dos maneras, una es similar al comportamiento de un diodo Zener, es decir se mantiene el voltaje de ánodo a cátodo en el nivel máximo de manera casi constante, en otros casos representa mas fielmente la realidad y al superar el voltaje de ánodo a cátodo el voltaje de ruptura este cae a cero indicando la activación del dispositivo y su posible destrucción, (se debe recalcar que la conmutación al estado de encendido se da por corriente de gatillo, exceso en el voltaje de ánodo a cátodo y por el efecto  $dv/dt$  explicado mas adelante).

A primera vista se puede suponer que conociendo el voltaje de la línea sería suficiente para determinar que voltaje debe soportar el dispositivo, como regla general se escoge al menos el doble, pero en los casos que se utilizan elementos inductivos y existen conmutaciones a apagado rápidas, el voltaje puede superar por mucho la capacidad del dispositivo, en la simulación se debe determinar si esto se presentara y en este caso una opción es utilizar dispositivos adicionales para la protección, como los diodos de giro libre.

### 2.2 El efecto $dV/dt$

En caso de que el voltaje de ánodo a cátodo cambie de manera muy rápida el dispositivo se enciende, siendo este un disparo no deseado, un valor típico para este parámetro es de  $30 \text{ V}/\mu\text{S}$ , una vez más si la carga tiene componente inductiva, las precauciones deben ser mayores, la mayor utilidad de que un modelo represente de manera efectiva este valor es en el diseño de los *snubber* que son circuitos para esta protección, generalmente es sólo una resistencia y un capacitor en serie que se conectan en paralelo del ánodo a cátodo.

### 2.3 El efecto $dI/dt$

Si la corriente que circula de ánodo a cátodo cambia con gran rapidez, existe una pequeña sección del semiconductor que soportará toda esta corriente mientras esta se expande a todo el semiconductor dando lugar a un sobrecalentamiento en una sola zona con la posible destrucción del dispositivo. En realidad este parámetro esta considerado como prioritario en la simulación de un



circuito de aplicación, pues en general el mismo está diseñado para que su velocidad de conmutación limite este efecto.

#### **2.4 Corriente de disparo $I_{GT}$ .**

La corriente de disparo de gatillo determina la corriente necesaria que se debe aplicar para que el tiristor se encienda, esta característica varía mucho y está determinada principalmente por tres factores, el voltaje de ánodo (mientras mayor sea este menor es la corriente que se necesita), la temperatura (a mayor temperatura es necesario menos corriente) y un último factor es el tiempo de apagado, pues durante el tiempo que tarda en volver a su estado de bloqueo, si el voltaje de ánodo se incrementa nuevamente, es muy probable que se encienda, aun sin corriente en el gatillo o una corriente menor a la necesaria.

La manera común de hacer el encendido en un circuito que contenga un SCR, es por medio de proporcionar una corriente mayor a la necesaria, sin sobrepasar la máxima disipación de potencia en la compuerta, estos dos datos son comunes en las hojas de especificaciones de los fabricantes.

Anteriormente la forma más común de hacer circuitos de disparo era con arreglos analógicos, muchos de estos basados en realizar rampas de voltaje con diferentes pendientes, la idea principal es cargar un capacitor por medio de una fuente de corriente (un transistor) o también se utilizan dispositivos como SBS, DIAC. Lo que se busca en estos arreglos es que el voltaje vaya creciendo de una manera previamente determinada, para que así a determinado tiempo (o ángulo de fase equivalente) se alcance el voltaje que enciende el tiristor.

En estos sistemas de disparo analógico es muy importante el valor de disparo de corriente de compuerta pues además de las variaciones ya mencionadas, las variaciones en el mismo circuito de disparo pueden hacer que cambie mucho, es importante que en estos esquemas es recomendable utilizar retroalimentación. En estos circuitos de disparo, es muy importante que la simulación de la corriente de disparo se acerque a la realidad.

La otra forma de controlar circuitos de disparo es por medios digitales, aquí una forma común es tener circuitería digital de control aparte y por medio de un optoacoplador hacer el disparo, lo más común que aquí se le da más de la corriente mínima necesaria, pero eso es una ventaja, pues permite asegurar un buen encendido del tiristor en el momento deseado. Por lo tanto si el diseño contiene un disparo de este tipo no es de gran importancia a que corriente se dispara, siempre y cuando la potencia no exceda de la máxima especificada.

#### **2.4 Corriente de sostenimiento $I_H$ .**

Después del encendido del SCR, existe dos maneras de regresarlo al modo de bloqueo una es que el voltaje de ánodo a cátodo se acerque a cero o que sea negativo, o que la carga aumente, en cualquiera de las dos la corriente de ánodo a cátodo se reducirá y en caso de que baje de cierto valor el dispositivo aumentará su resistencia a su valor de apagado, esta corriente mínima es conocida como corriente de sostenimiento, Aquí se pueden dar dos casos, si la conmutación a apagado es por medio de del cruce por cero del voltaje, este parámetro no tiene gran importancia, (importa más el tiempo de apagado), pero si se da por medio de poner en corto ánodo y cátodo como por ejemplo cuando se trabaja con DC, si es importante, para poder conocer que tan baja debe ser la impedancia que trate reducir el voltaje entre ánodo y cátodo.

#### **2.5 Tiempo de encendido $t_{ON}$ y tiempo de apagado $t_{OFF}$ .**


El encendido se realiza en tres etapas, una etapa de retardo en la que exteriormente no se observa gran cambio, la fase de subida en la que la corriente aumenta hasta su nivel final y el voltaje de ánodo a cátodo disminuye casi a cero, y por último la etapa de expansión, donde la corriente que circulaba por una pequeña sección del semiconductor se expande por todo este, viendo esto desde afuera el tiempo de encendido visible por fuera se da en las primeras dos etapas. Se hace una división entre dispositivo de encendido rápido cuando este es menor a  $50\mu s$  llegando en algunos al

orden de 5µs. El tiempo de apagado se da por la velocidad en que los portadores de cargas desaparezcan dentro del dispositivo; tiempos de 10µs a 100µs son comunes.

La correcta reproducción de estos dos efectos cobra importancia en circuitos rectificadores de onda, pues en la realidad si uno de los rectificadores (sean SCR o diodos) no se apaga antes de que el otro conduzca se presentan fallas, en este caso destructivas.

**2.6 Protección a fallas**

Utilizar el SPICE permite verificar que los niveles de manejo de corriente, voltaje y disipación de corriente no excedan los niveles máximos, el PSICE permite dos facilidades en este sentido, una es poner elementos que detecten estos niveles y las otra es el análisis de Montecarlo, que permite variar dentro de un rango distintas variables que en este caso podrían ser el voltaje de entrada y el valor de la carga.



*Figura 2. Distintas topologías para dos transistores y una resistencia.*

**3. MODELOS EXISTENTES PARA SCR EN SPICE.**

Los modelos existentes se pueden dividir en dos grandes grupos, aquellos que utilizan un par de transistores n-p-n y p-n-p, conectados de tal manera que la base de cada uno este conectado al colector del otros poniendo así en retroalimentación positiva, esta estructura ha sido ampliamente estudiado en [2 ], en donde se demuestra que para su correcta convergencia en SPICE debe incluir al menos una resistencia, en la figura 2 se muestran tres de las posibles topologías de la cual la primera (a) es la base para muchos modelos. Se debe recordar que los valores de la ganancias de corriente  $\beta_{npn}$  y  $\beta_{pnp}$ , es decir la relación entre la corriente de emisor y la corriente de base; tienen un papel muy importante en el funcionamiento del SCR pues cuando la suma de las alfas  $\alpha_{npn}$  y  $\alpha_{pnp}$  da uno es cuando se activa el SCR. La relación entre  $\alpha$  y  $\beta$  se da en la ecuación 1.

$$\alpha = \frac{\beta}{\beta + 1} \quad \text{y} \quad \beta = \frac{\alpha}{1 - \alpha} \tag{1}$$

**3.1 Modelo de Hu-Ki.**

El modelo toma en cuenta las ecuaciones del SPICE, para modelar al circuito se utiliza en mayor medida los parámetros de transistor, el modelo es sencillo en principio, contiene dos transistores, una resistencia (asociada con el shunt de cátodo) y un diodo este diodo se agrega debido a que el modelo del transistor bipolar en SPICE no puede simular el voltaje de ruptura en polarización directa en la uniones p-n. El diagrama se muestra en la figura 3




Figura 3. Modelo de Hu-Ki

Se observa que tan solo al utilizar dos transistores y un diodo en el modelo solamente se tienen un gran numero de parámetros a especificar, en concreto 28 para cada transistor y 14 para el diodo[3]. Existe un método desarrollado por Hu y Ki que permite determinar 11 de estos parámetros[4], directamente de las hojas de datos del fabricante, según este procedimiento, para los restantes parámetros se utilizan los que tiene el SPICE por default. Una mejora a este modelo se encuentra en [5] orientada a circuito resonantes. En este modelo se trabaja actualmente variando la forma de obtener las ganancias de corriente de los transistores, que en este trabajo en particular se propone de la siguiente manera:

$$\alpha_{npn} = 0.9 \text{ ó } \alpha_{npn} = 0.95 \tag{2}$$

y dada la corriente de sostenimiento  $I_H$  y la corriente de compuerta  $I_{GT}$ :

$$\alpha_{pnp} = 1 - \alpha_{npn} + \frac{I_{GT}}{\alpha_{npn} \cdot I_H} \tag{3}$$

Estas alfas que se declaran en SPICE fueron hechas para los transistores bipolares por lo que se propone que estas sean obtenidas por otros medios que se explican en la sección 4. Este modelo es el que mas se acerca

### 3.2 Modelo de dos transistores con elementos adicionales.

De un SCR en particular el 2N5063, se tienen tres modelos, uno del fabricante, y dos de empresas dedicadas a hacer versiones de SPICE, dos de estos modelos, resultaron ser idénticos. Uno de estos esta basado en dos transistores complementarios, junto con un conjunto de resistencias y diodos, el otro que se muestra en la sección 3.3 es comportamental. En la figura 4 se muestra el circuito Del circuito de la figura 4 podemos reconocer algunos elementos los cuales se muestran a continuación:

La resistencia  $R_F$ , se esperaba, según lo explicado en [2], hace que este SCR en particular soporte bajo voltaje, y así es efectivamente. Según las hojas de datos, su voltaje máximo de bloqueo (Reversa y Directa) esta en el orden de los 150V.

• La resistencia  $R_R$ , que tiene que ver con el corto de emisor [6] y el mismo que tiene funciones como la mejora de  $dV/dt$ , y también hace que los voltajes máximo de bloqueo en directa y reversa lo mas parecidos posible , y un encendido mas suave.




Figura 4. Modelo de dos transistores con elementos adicionales.

- La resistencia  $R_G$  se identifica claramente con la resistencia del gatillo, esta resistencia tiene la función de ajustar la corriente de encendido.
  - La resistencia  $R_K$ , esta directamente asociada a la resistencia de contacto del cátodo [6], en este modelo en particular, se observa que es muy baja, además de este significado físico se puede utilizar para un ajuste en el voltaje de encendido ( $V_{DROP}$ )
  - El diodo  $Z_F$  determina el voltaje máximo de ruptura en polarización directa, lo que indica que sin este diodo la simulación rompería en un voltaje mucho mayor.
  - El diodo  $Z_R$  Determina el voltaje máximo de ruptura en polarización inversa.
  - El diodo  $D_{GK}$  y la resistencia  $R_{GK}$ , en polarización directa este diodo representa a la unión del gatillo con el cátodo que se rompe por avalancha entre los 15V y 40V.
- En la tabla 1 se muestra el subcircuito para SPICE:



```
*SRC=2N5063 SCR; Teccor; 150V 0.8A
.SUBCKT 2N5063 1 2 3
* TERMINALES: A G K
QP 6 4 1 POUT; OFF
QN 4 6 5 NOUT; OFF
RF 6 4 300K
RR 1 4 200K
RGK 6 5 80
RG 2 6 9.09
RK 3 5 0.112
DF 6 4 ZF
DR 1 4 ZR
DGK 6 5 ZGK
.MODEL ZF D (IS=3.2E-16 IBV=100U BV=150)
.MODEL ZR D (IS=3.2E-16 IBV=100U BV=150)
.MODEL ZGK D (IS=3.2E-16 IBV=100U BV=5)
.MODEL POUT PNP (IS=320F BF=1 CJE=402P TF=102U)
.MODEL NOUT NPN (IS=320F BF=100 RC=0.45 CJE=2.01N CJC=402P
TF=3.74U)
.ENDS
```

Tabla 1. Modelo por Intusoft y/o Teccor para el 2N5063

Los parámetros de los transistores mostrados en la tabla anterior pueden ser analizados de la siguiente manera, la corriente de fuga  $I_S$ , es en extremo pequeña,  $320e-15$ , para así, dejar que las corrientes de fuga están dadas por los caminos que presentan los elementos adicionales, en particular los diodos  $Z_R$  y  $Z_F$ , se debe resaltar que estos caminos son solo para el modelo, y que no existen estructura física, pues simplemente no existen transistores y diodos como tales a la vez, en este modelo lo que se busca es asignarle a los transistores la función de retroalimentación positiva y a los diodos y resistencias, (exceptuando a RG) las corrientes de fuga, y voltaje entre ánodo y cátodo.

En cuanto a las ganancias de corriente de los transistores, observan cierta relación con la construcción física del mismo, asignando la mayor ganancia al transistor n-p-n, (y en realidad tiene una base menor y la contaminación de colector mayor, características que dan una mayor ganancia, aunque los resultados obtenidos hasta el momento, indican ganancias mucho menores que 100), en cuanto a la beta de 1 que se le da al transistor p-n-p, tiene su explicación, pues su estructura es de menor ganancia, y si además se encuentra se encuentra con un corto de cátodo[6], su contribución al encendido es menor.

Un parámetro que resalta en importancia es el tiempo de transición ideal TF, este es el tiempo de tránsito y es factor determinante de la carga de los capacitores parásitos[7], desde aquí se puede ajustar parte de la respuesta en el tiempo de apagado.

### 3.3 El modelo comportamental de PSPICE.

El programa de simulación PSPICE de ORCAD entre sus librerías contiene una dedicada a tiristores, que contiene algunos modelos basados en el par de transistores complementarios, uno similar al explicado en la sección 3.2 y otro que se basa exclusivamente en los dos transistores, un diodo y una resistencia (3.1), pero haciendo uso de todo los parámetros internos del modelo del transistor, en su mayoría los modelos están basados en uno propio, basado inicialmente en un diodo y un conmutador (switch), basado en el modelo básico de [8], pero con un conjunto complejo de fuentes controladas por tablas, las cuales en su conjunto regular los parámetros mas



importantes del tiristor, la gran ventaja de este modelo es que solo es necesario tomar los datos del fabricante y colocarlos como parámetros.

Los parámetros que se declaran se muestran en la tabla 2

Vdrm	Voltaje de ruptura en directa
Vrrm	Voltaje de ruptura en inversa
Idrm	Corriente máxima de bloqueo
Ih	Corriente mínima de mantenimiento
dVdt	Valor crítico para el encendido por dV/dt
Igt	Corriente de gatillo de encendido
Vgt	Voltaje de gatillo de encendido
Vtm	Voltaje en encendido (mínimo)
I <sub>tm</sub>	Corriente en encendido
Ton	Tiempo de encendido
Toff	Tiempo de apagado

Tabla 2. Parámetros necesarios para el modelo comportamental de PSPICE

Estos parámetros se toman directamente de la hoja de datos, generalmente el valor típico, pero en caso de no contar con este se utiliza el mínimo o el máximo, a excepción de I<sub>rm</sub>, que se utiliza el máximo. El modelo esta realizado sin dependencias de temperatura, pero se debe de notar que algunos parámetros críticos como V<sub>drm</sub>, T<sub>off</sub>, dV/dt, están dados para un rango de temperatura, por lo que el modelo puede exhibir cierto grado de seguridad. Entre sus características, se encuentra que no toma en cuenta la estructura interna de semiconductor, pero tiene gran uso práctico, las simulaciones obtenidas de este modelo se publicaran en [9]

#### 4. OBTENCIÓN DE ALFAS PARA EL MODELO HU-KI

##### 4.1 El simulador ISE

ISE es un conjunto de programas de simulación orientado procesos de manufactura de semiconductores, pero también incluye la posibilidad de realizar pruebas eléctricas, el alcance del programa incluye estructuras tridimensionales, simulaciones magnéticas y también un conjunto de programas de álgebra lineal para ayudar a la solución de los problemas. Como la mayoría de estos programas se desprende originalmente del SUPREM, el programa fue desarrollado en Europa (Alemania y Suiza), el paquete es un programa de precio elevado pero tiene un gran potencial de aplicaciones.

Este paquete se ha utilizado para simular la estructura por separado de los transistores que se forman en la estructura de SCR a fin de encontrar parámetros importantes de estos, aplicable al modelo de Hu-Ki o una adaptación del mismo, aquí se presenta los resultado de un SCR

##### 4.2 RESULTADOS DEL ISE

###### 4.2.1 Estructura del transistor n-p-n




Figura 5. Estructura parcial del transistor simulado

Se construyo una estructura bidimensional con dimensiones de  $6\mu\text{m}$  de ancho por unas  $80\mu\text{m}$  de largo en la figura la zona mas oscura representa al emisor y la parte de rectangular de mas abajo es la región del colector, obsérvese que la anchura de la base, la región que queda en medio es muy grande de unas  $30\mu\text{m}$  de longitud lo que lo hace un transistor de características especiales. En la figura 5 se observa una sección pero desde las  $37\mu\text{m}$  hasta el limite  $80\mu\text{m}$  se conserva constante la contaminación. Los ordenes de contaminación son para el emisor son del orden de  $3e+19/\text{cm}^3$  para la base va de  $3e+19$  hasta  $2e+14\text{cm}^3$  y para el colector de  $2e+14$ .

#### 4.2.2 Resultado sobre la ganancia de corriente.

La estructura creada se somete a una simulación bajo el ~~modulo DESSIS~~ <sup>Base</sup> en el cual el voltaje de colector se varia desde 0 hasta 250 Volts, y en la base se le inyectan distintas corrientes, en el orden de  $3e-10$  a  $3e-11$ , se debe notar que es un modelo bidimensional. Como resultado se obtiene una gráfica de  $\alpha I_C / I_E$ , (Figura 6 ). Esta gráfica también puede ser obtenida en SPICE, por medio de la variación de la ganancia de corriente  $\beta$ , la corriente de sostenimiento  $I_S$  y VAF, el voltaje de Early. En las ecuaciones (4) y (5) tomadas de [3] se observa que la beta real e  $I_S$  están en función de V de Early y el voltaje de base a colector.

← Colector

$$I_S(V_{BC}) = \frac{I_S(0)}{1 + \frac{V_{BC}}{V_{AF}}} \tag{4}$$

$$\beta = \frac{\beta(0)}{1 + \frac{V_{BC}}{V_A}} \tag{5}$$

En base a esto se puede lograr que la gráfica de  $I_C/I_E$  obtenida en SPICE sea similar a la obtenida en ISE, que es el primer paso para ajustar el modelo, lo subsecuente es hacer lo mismo con los parámetros del transistor p-n-p, esta gráfica se muestra en la figura 7





Figura 6. Gráfica de alfa contra el voltaje colector. (ISE)

Figura 7 Gráfica de alfa contra el voltaje de colector.

Aunque son parecidas el origen de ambas es distinto, en el primero (Figura 6) se calcularon a partir de una simulación a nivel de capas semiconductoras, y el segundo proviene de un conjunto de ecuaciones internas del SPICE que describen el comportamiento del transistor.

## 5. CONCLUSIONES Y TRABAJO FUTURO

Por medio de otras herramientas de simulación diferentes al SPICE es posible llegar a caracterizar un modelo para SPICE, principalmente si se tienen los datos de la fabricación del dispositivo, así de esta manera el modelo de Hu-Ki, puede ser utilizado con en base a su estructura real en lugar de las especificaciones en las hojas de datos. En este trabajo se muestra la primera parte que es obtener una gráfica de alfa, a partir de la cual los parámetros de Voltaje de Early VAF, Corriente de fuga IS y beta puedan ser especificados.

A últimas fechas los modelos comportamentales han sido más usados que los basados en la física del dispositivo pero si el modelo de dos transistores se puede obtener directamente de los datos de contaminación presenta la ventaja de no tener que ser caracterizado para ver su comportamiento aproximado, lo que puede representar una ventaja para los fabricantes de semiconductores.

Lo siguiente es ligar los parámetros de VAF, IS y beta parámetros con la curva que muestre el ISE, para ambos transistores y verificar que el modelo efectivamente cumpla con algunos de los puntos de la sección 2.

## 7. REFERENCIAS

- [1] E. Baez *Simulación de Circuitos con SPICE* (ED, Alfaomega, Mexico) Cap1 (1994)
- [2] Trakjovic. *Complementary Two-Transistor Circuits and Negative Differential Resistance* IEEE Trans. Circuits Syst., vol. 37, pp. 1258--1266, Oct.1990.
- [3] G. Masobrio *Semiconductor Device Modelling with SPICE* (Cap 2 ) 53
- [4] C. Hu y W. F. Ki, *Toward a Practical Computer Aid for Thyristor Circuit Design*, IEEE PES Conference 1980
- [5] Roger L. Avant *A practical SCR Model For Computer Aided Analysis of AC Resonant Charging Circuit* "Modification of the "Hu-Ki Method" of Model Parameter Determination" 28-43 Virginia Power Electronics Center, Blacksburg Virginia(1980)
- [6] S. K. Gandhi *Semiconductor Power Devices* (Ed Jonh Wiley & Sons, New York), 200 (1977)
- [7] Geiger Allen Strader *VLSI desing techniques*
- [8] M. Rashid *Electrónica de Potencia "Tiristores"* (Ed. Prentice Hall Segunda Edición) 124 (Mexico 1995)
- [9] R. de Alba, J. Santana *Modelo para SCR a partir de su simulación a nivel semiconductor* Cinvestav Unidad Guadalajara.




**CENTRO DE INVESTIGACION Y DE ESTUDIOS AVANZADOS DEL IPN  
UNIDAD GUADALAJARA**

El Jurado designado por la Unidad Guadalajara del Centro de Investigación y de Estudios Avanzados del Instituto Politécnico Nacional, aprobó la tesis: "Obtención de un modelo SPICE para SCR a partir de la simulación del proceso de fabricación" que presenta el C. Roberto Trinidad de Alba Álvarez el día 24 de Febrero de 2001.



Dr. Juan Martín Santana Corte  
Investigador Cinvestav 3 A  
CINVESTAV DEL IPN  
Guadalajara Jal.



Dr. Juan Manuel Ramírez Arredondo  
Investigador Cinvestav 3 A  
CINVESTAV DEL IPN  
Guadalajara Jal.



Dr. Federico Sandoval Ibarra  
Investigador Cinvestav 2 C  
CINVESTAV DEL IPN  
Guadalajara Jal.



Dr. Antonio Cerdeira Altuzarra  
Investigador Cinvestav 3 C  
CINVESTAV del IPN  
México D.F.



Dr. Juan Luis del Valle Padilla  
Ingeniero de diseño TOP  
On Semiconductors, SCG México LTD.  
Guadalajara Jal.



CINVESTAV  
BIBLIOTECA CENTRAL



SSIT000003898