Listar por tema "Field programmable gate arrays"
Mostrando ítems 1-8 de 8
-
Arquitectura reconfigurable de memorias para procesamiento en paralelo y aceleración de algoritmos
(Tesis (D.C.)--Centro de Investigación y de Estudios Avanzados del I.P.N. Unidad Guadalajara., 2015) -
Caracterización de sensor de visión de contraste temporal asíncrono DVS128 y desarrollo de interface en FPGA
(Tesis (M.C.)--Centro de Investigación y de Estudios Avanzados del I.P.N. Unidad Guadalajara., 2013) -
Diseño e implementación de una familia de circuitos para resolver el problema del plegamiento del RNA
(Tesis (M.C.)--Centro de Investigación y de Estudios Avanzados del I.P.N. Unidad Tamaulipas. Laboratorio de Tecnologías de Información., 2010) -
Implementación en circuitos analógicos reconfigurables de un algoritmo de control
(Tesis (M.C.)--Centro de Investigación y de Estudios Avanzados del I.P.N. Unidad Guadalajara., 2015) -
Implementación en FPGA de un control neuronal óptimo inverso para la regulación del nivel de glucosa en un paciente con diabetes mellitus tipo 1
(Tesis (M.C.)--Centro de Investigación y de Estudios Avanzados del I.P.N. Unidad Guadalajara., 2014) -
Implementación en hardware de generadores de números pseudoaleatorios basados en autómatas celulares 2D
(Tesis (M.C.)--Centro de Investigación y de Estudios Avanzados del I.P.N. Unidad Tamaulipas. Laboratorio de Tecnologías de Información., 2011) -
Implementación física de la red neuronal NARX para aplicaciones en predistorsión digital
(Tesis (M.C.)--Centro de Investigación y de Estudios Avanzados del I.P.N. Unidad Guadalajara., 2014) -
Processor array synthesis for loop nests with non-rectangular iteration spaces using the polytope model =Síntesis de arreglo de procesadores para ciclos anidados con espacios de iteración no-rectangulares usando el modelo del politopo
(Tesis (D.C.)--Centro de Investigación y de Estudios Avanzados del I.P.N. Unidad Tamaulipas. Laboratorio de Tecnologías de Información., 2014)