Buscar
Mostrando ítems 1-1 de 1
Circuitos para la reducción de offset en amplificadores operacionales mediante tecnología CMOS de compuerta flotante en modo de inyección y tuneleo de electrones
(Tesis (D.C.)--Centro de Investigación y de Estudios Avanzados del I.P.N. Departamento de Ingeniería Eléctrica/Sección de Electrónica del Estado Sólido, 2017)