Localización de errores de diseño en circuitos secuenciales sincrónicos mediante métodos formales de satisfacibilidad

dc.contributor.author	Cornejo Torres, Pedro Arturo
dc.date.accessioned	2020-08-07T16:13:09Z
dc.date.available	2020-08-07T16:13:09Z
dc.date.issued	2009
dc.identifier.uri	https://repositorio.cinvestav.mx/handle/cinvestav/160
dc.format	pdf
dc.format.extent	xi, 115 h. :28 cm.
dc.language.iso	spa
dc.publisher	Tesis (M.C.)--Centro de Investigación y de Estudios Avanzados del I.P.N. Unidad Guadalajara
dc.rights.uri	http://creativecommons.org/licenses/by-nc-nd/4.0
dc.subject.classification	INGENIERÍA Y TECNOLOGÍA
dc.title	Localización de errores de diseño en circuitos secuenciales sincrónicos mediante métodos formales de satisfacibilidad
dc.type	masterThesis
dc.contributor.director	González Torres, Raúl Ernesto
dc.identificator	7
dc.identifier.marc	01233cam a2200229 a 4500
dc.coverage.placeofpublication	Guadalajara, Jalisco, México
dc.description.institution	CINVESTAV
dc.description.unidad	Unidad Guadalajara
dc.thesis.area	Tecnología y Ciencias de la Ingeniería
dc.thesis.degreediscipline	Computación
dc.rights.access	openAccess

Except where otherwise noted, this item's license is described as http://creativecommons.org/licenses/by-nc-nd/4.0