Show simple item record

dc.contributor.authorCornejo Torres, Pedro Arturo
dc.date.accessioned2020-08-07T16:13:09Z
dc.date.available2020-08-07T16:13:09Z
dc.date.issued2009
dc.identifier.urihttps://repositorio.cinvestav.mx/handle/cinvestav/160
dc.formatpdf
dc.format.extentxi, 115 h. :28 cm.
dc.language.isospa
dc.publisherTesis (M.C.)--Centro de Investigación y de Estudios Avanzados del I.P.N. Unidad Guadalajara.
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0
dc.subject.classificationINGENIERÍA Y TECNOLOGÍA
dc.titleLocalización de errores de diseño en circuitos secuenciales sincrónicos mediante métodos formales de satisfacibilidad
dc.typemasterThesis
dc.contributor.directorGonzález Torres, Raúl Ernesto
dc.identificator7
dc.identifier.marc01233cam a2200229 a 4500
dc.coverage.placeofpublicationGuadalajara, Jalisco, México
dc.description.institutionCINVESTAV
dc.description.unidadUnidad Guadalajara
dc.thesis.areaTecnología y Ciencias de la Ingeniería
dc.thesis.degreedisciplineComputación.
dc.rights.accessopenAccess


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record

http://creativecommons.org/licenses/by-nc-nd/4.0
Except where otherwise noted, this item's license is described as http://creativecommons.org/licenses/by-nc-nd/4.0