Buscar
Mostrando ítems 1-1 de 1
Verificación formal de procesos VHDL utilizando lógica temporal lineal
(Tesis (M.C.)--Centro de Investigación y de Estudios Avanzados del I.P.N. Unidad Guadalajara., 2003)
Mostrando ítems 1-1 de 1