ListarDiseño Electrónico por tema "Field programmable gate arrays"
Mostrando ítems 1-4 de 4
-
Arquitectura reconfigurable de memorias para procesamiento en paralelo y aceleración de algoritmos
(Tesis (D.C.)--Centro de Investigación y de Estudios Avanzados del I.P.N. Unidad Guadalajara., 2015) -
Caracterización de sensor de visión de contraste temporal asíncrono DVS128 y desarrollo de interface en FPGA
(Tesis (M.C.)--Centro de Investigación y de Estudios Avanzados del I.P.N. Unidad Guadalajara., 2013) -
Implementación en circuitos analógicos reconfigurables de un algoritmo de control
(Tesis (M.C.)--Centro de Investigación y de Estudios Avanzados del I.P.N. Unidad Guadalajara., 2015) -
Implementación física de la red neuronal NARX para aplicaciones en predistorsión digital
(Tesis (M.C.)--Centro de Investigación y de Estudios Avanzados del I.P.N. Unidad Guadalajara., 2014)