Arquitectura reconfigurable de memorias para procesamiento en paralelo y aceleración de algoritmos

dc.contributor.author	Pedroza de la Cruz, Adrian
dc.date.accessioned	2020-08-07T17:34:38Z
dc.date.available	2020-08-07T17:34:38Z
dc.date.issued	2015
dc.identifier.uri	https://repositorio.cinvestav.mx/handle/cinvestav/626
dc.format	pdf
dc.format.extent	xxi, 190 p. :28 cm.
dc.language.iso	spa
dc.publisher	Tesis (D.C.)--Centro de Investigación y de Estudios Avanzados del I.P.N. Unidad Guadalajara.
dc.rights.uri	http://creativecommons.org/licenses/by-nc-nd/4.0
dc.subject.classification	INGENIERÍA Y TECNOLOGÍA
dc.subject.other	Field programmable gate arrays
dc.subject.other	Verilog (Computer hardware description language)
dc.subject.other	Computer architecture
dc.subject.other	Dissertations, Academic
dc.title	Arquitectura reconfigurable de memorias para procesamiento en paralelo y aceleración de algoritmos
dc.type	doctoralThesis
dc.contributor.director	Ortega Cisneros, Susana
dc.identificator	7
dc.identifier.marc	01769cam a2200361 a 4500
dc.coverage.placeofpublication	Guadalajara, Jalisco, México
dc.description.institution	CINVESTAV
dc.description.unidad	Unidad Guadalajara
dc.thesis.area	Tecnología y Ciencias de la Ingeniería
dc.thesis.degreediscipline	Diseúo Electrónico.
dc.rights.access	openAccess

Except where otherwise noted, this item's license is described as http://creativecommons.org/licenses/by-nc-nd/4.0