Processor array synthesis for loop nests with non-rectangular iteration spaces using the polytope model =Síntesis de arreglo de procesadores para ciclos anidados con espacios de iteración no-rectangulares usando el modelo del politopo

dc.contributor.author	Pérez Andrade, José Roberto
dc.date.accessioned	2020-08-06T03:14:25Z
dc.date.available	2020-08-06T03:14:25Z
dc.date.issued	2014
dc.identifier.uri	https://repositorio.cinvestav.mx/handle/cinvestav/79
dc.format	pdf
dc.format.extent	xxv, 256 p. :28 cm.
dc.language.iso	eng
dc.publisher	Tesis (D.C.)--Centro de Investigación y de Estudios Avanzados del I.P.N. Unidad Tamaulipas. Laboratorio de Tecnologías de Información.
dc.rights.uri	http://creativecommons.org/licenses/by-nc-nd/4.0
dc.subject.classification	INGENIERÍA Y TECNOLOGÍA
dc.subject.other	Array processors
dc.subject.other	Algorithms
dc.subject.other	Loop spaces
dc.subject.other	Polytopes
dc.subject.other	Field programmable gate arrays
dc.subject.other	Dissertations, Academic
dc.title	Processor array synthesis for loop nests with non-rectangular iteration spaces using the polytope model =Síntesis de arreglo de procesadores para ciclos anidados con espacios de iteración no-rectangulares usando el modelo del politopo
dc.type	doctoralThesis
dc.contributor.director	Cumplido Parra, René Armando
dc.contributor.director	Torres Huitzil, César
dc.identificator	7
dc.identifier.marc	03309cam a2200481 a 4500
dc.coverage.placeofpublication	Cd. Victoria, Tamaulipas, México
dc.description.institution	CINVESTAV
dc.description.unidad	Unidad Tamaulipas
dc.thesis.area	Tecnología y Ciencias de la Ingeniería
dc.thesis.degreediscipline	Computación.
dc.rights.access	openAccess

Excepto si se señala otra cosa, la licencia del ítem se describe como http://creativecommons.org/licenses/by-nc-nd/4.0