Mostrar el registro sencillo del ítem
Optimización de códigos y dispositivos programables para las tarjetas de validación de Intel
dc.contributor.author | Vázquez Barragán, Juan Pablo | |
dc.date.accessioned | 2020-08-07T17:36:15Z | |
dc.date.available | 2020-08-07T17:36:15Z | |
dc.date.issued | 2009 | |
dc.identifier.uri | https://repositorio.cinvestav.mx/handle/cinvestav/664 | |
dc.format | ||
dc.format.extent | vii, 59 h. :28 cm. | |
dc.language.iso | spa | |
dc.publisher | Tesis (M.C.)--Centro de Investigación y de Estudios Avanzados del I.P.N. Unidad Guadalajara. | |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0 | |
dc.subject.classification | INGENIERÍA Y TECNOLOGÍA | |
dc.title | Optimización de códigos y dispositivos programables para las tarjetas de validación de Intel | |
dc.type | masterThesis | |
dc.contributor.director | Leyva Montiel, José Luis | |
dc.identificator | 7 | |
dc.identifier.marc | 01169cam a2200229 a 4500 | |
dc.coverage.placeofpublication | Guadalajara, Jalisco, México | |
dc.description.institution | CINVESTAV | |
dc.description.unidad | Unidad Guadalajara | |
dc.thesis.area | Tecnología y Ciencias de la Ingeniería | |
dc.thesis.degreediscipline | Diseúo Electrónico. | |
dc.rights.access | openAccess |
Ficheros en el ítem
Este ítem aparece en la(s) siguiente(s) colección(ones)
-
Diseño Electrónico [95]